射频电路PCB板信号完整性研究+文献综述(3)
消除反射的方法：
减小和消除反射的方法是根据传输线的特性阻抗在接收端或发送端进行阻抗匹配，本质上，可以采用三个方法减轻反射的负面影响：
1）降低系统的时钟频率，这样在另一个信号加到传输线上之前，传输线的反射能够达到稳定，但这在高速场合是不合适的。
2）缩短PCB走线长度，使走线不表现出传输线特性，使反射尽快达到稳定状态。但一地缩短走线长度通常会导致PCB的层数增加，而且很多情况下增加层数也不能保证走线足够短。
3）在传输线的两端分别端接一个与传输线特性阻抗相同的电阻，阻抗匹配消除反射。
在高速数字系统中，减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使反射系数为零[12]。
端接方法分为并联端接和串联端接两种。而在实际操作中，要设计一个十分匹配的端接并不可能，因为驱动器的高电平输出阻抗和低电平输出阻抗是有差别的，对两种情况都很理想的端接阻抗是不可能存在的，因此具体设计时必须折中选择。
2.2.2 串扰
串扰是多网络中信号完整性的主要问题之一，它只能通过互容和互感产生。引起串扰的原因有两个：互容Cm和互感Lm。
两条导线通过电场所产生的耦合以互容来表示。电场耦合在比较靠近的受害导线上注入一个噪声电流In，电流的大小约与攻击线的变化率成正比，如（式2.1）所示。
（式2.1）
另一个重要的耦合源就是磁场耦合，磁场耦合采用互感来描述。当攻击线上传输了高速变化的电流时，受害线上就会产生感应电压。感应电压的大小与攻击线上的电流的变化率成正比，如（式2.2）所示。
（式2.2）
由于实际设计中各种因素的影响，串扰是一个非常普遍的现象，串扰不能消除，只能减小。这里介绍一些降低串扰的方法：
1）在布线限制允许的条件下，尽可能增加走线的间距。
2）传输线设计中，在保证特性阻抗的前提下，使走线尽量靠近参考平面。这样能增加走线与参考平面的耦合，从而减小与邻近走线的耦合程度。
3）如果系统设计允许，则对要求苛刻的网络采用差分对技术。
4）在同一电源、地平面对内部的不同信号层，如果耦合严重，可以采用正交布线减小耦合。当两条走线正交时，不会产生串扰。
5）如果可能，则应把信号走线布为带状线或嵌入式微带线，以消除奇偶模传播速度差异。
6）将平行信号走线的长度降到最短，也就是减小耦合长度。
7）满足系统时序要求的情况下，尽量采用边沿率较慢的器件。
8）在叠层中使用介电常数较低的介质材料。
9）在封装和连接器中避开共用返回路径。
2.2.3 开关噪声
同时开关噪声（SSN）是指数字系统中由多个电路同时开关引起的电流快速变化而产生的噪声，又称为同时开关输入（SSO）噪声、 噪声。快速变化的电流在封装引线上能导致很大的压降，所以这对于高速宽位总线而言是个严重的问题。一般来讲SSN噪声都发生在信号的返回路径上，原因在于多条信号线共同返回路径，这也是地弹的主要原因。某些场合，信号也以电源线为返回路径，因此SSN也可以发生在电源线上，成为电源弹。
实际上，在电路中有多种机制可以产生SSN，我们可以针对各种机制对应出不同的降噪策略。对于发生在芯片内和封装内的片上或模块内的SSN而言，可以通过减小互联寄生参数和增加去耦合电容来降低SSN。由位于不同封装的驱动器和接收器产生的片外SSN，则是通过降低封装寄生参数和增加去耦电容来减小SSN的。SSN主要来源与芯片键合、封装、连接器的寄生电感，平面结构的优良性能总是受到这些寄生参数的限制。
上一篇：L波段锁相环的设计+文献综述