VHDL统计计算算法的FPGA实现
本课题致力于将随机计算通过VerilogHDL语言，在现场可编程逻辑门阵列上进行实现，从而达到利用高速的硬件电路对于这一计算系统进行速度上的弥补和长序列运算的实现。在B.R.Gaines的理论基础上，对于他所提出的基本运算模块的概念予以硬件上的实现。首先对于各类文献理解的基础上完成相应的Verilog硬件描述语言源代码设计，并且在赛灵思的FPGA平台和编译综合软件ISE上进行仿真测试。27362
毕业论文关键词 随机计算 FPGA Verilog HDL
毕业设计说明书外文摘要
Title The realization of Stochastic Computing algorithm on FPGA
Abstract
The concept of stochastic computing is posed as a new computing system in the 1960’s by British scientists and engineers B.R.Gaines, Stochastic computing system will have a high value due to less resources costing and high fault-tolerant.
This topic is committed to stochastic computing by VerilogHDL language and implemented on a FPGA, so as to achieve high-speed hardware circuits for the computing system to compensate and achieve long sequence operation speed.To implement the basic arithmetic modules on hardware based on the concept of B.R.Gaines. Use Verilog HDL language to design and simulate on Xilinx FPGA platform.
Keywords Stochastic Computing FPGA Verilog HDL
目 次
1 引言（或绪论） 3
2 FPGA的简介 5
2.1 FPGA的应用 5
2.2 FPGA的生产厂家 5
2.3 FPGA的选型策略 6
3 原理 7
4 设计方案 9
4.1 数字-概率转换模块10
4.2 随机运算模块12
4.3 结果模块13
5 模块设计及测试15
5.1 数字-概率转换15
5.2 乘法16
5.3 加法18
5.4 硬件资源占用21
结论 23
致谢 24
参考文献25
图1.1 传统实现方法和随即实现方法下的伽马矫正的容错率比较 3
图4.1 随机计算流程图 9
图4.2 三位线性反馈移位寄存器 11
图4.3 线性反馈移位寄存器状态流转图11
图5.1 数字—概率转换模块15
图5.2 乘法模块16
图5.3 乘法模块仿真结果17
图5.4 乘法误差18
图5.5 加法模块18
图5.6 加法模块仿真结果19
图5.7 加法误差20
图5.8 随机算法和常规算法占用硬件资源对比21
表1.1 传统设计和随机计算设计的成本对比 4
表3.1 随机计算发展过程8
表5.1 数字-概率转换模块输入输出说明15
表5.2 乘法模块输入输出说明16
表5.3 乘法结果分析17
表5.4 加法模块输入输出说明19
表5.5 加法结果分析20
1 引言（或绪论）
当今的电子行业蓬勃发展，各行业的需求量越来越大，要求变化多端，但成本控制却是各大领域不变的呼声。在传统算法当中，加减乘除的运算需要多个门共同完成，尤其乘法，电路非常复杂，占用大量硬件资源，本文中介绍的随机计算算法突破了传统的算法概念，采用统计数进行计算，在一定程度上节约了硬件资源占用。
随机计算架构可以用来实现多种图像处理功能。随机计算的一大特征是容错率很高，这一点可以应用在图像处理领域。