便携式多路逻辑分析仪设计(3)
2.1.3 数据存储模块设计
存储回放型。该方案先对信号采集，采集完成后，回放模块再对采集信号进行回放。此方案可以完成信号采集与回放，且两个模块互不干扰，实现简单。在STM32F103内置64K字节的静态SRAM。为实现触发位置可调，需要将每个通道的存储深度增加到40bit，一共8个通道，则总共需要320bit（即40Byte）的存储空间，足够使用。因此，本设计采用该方法对数据进行存储。
2.1.4 系统控制芯片选型
采用STM32F103作为整机的微处理器+FPGA。行列式矩阵键盘和液晶作为人机互动模块；其内部集成了很多常用电路模块。尤其是内部集成的18路12位ADC.通过软件方法实现键盘输入与液晶输出显示及软件校准的方法来减小硬件的开销，使硬件变得简洁，调试变得方便。可编程逻辑器件FPGA内部集成了大量的逻辑资源，做数字信号发生器时，通过程序能够任意设定逻辑序列，容易操作。于此同时，优化了硬件电路。故系统采用两者相结合的方案。
2.2 系统总体设计
本系统采用STM32F103作为本系统的CPU，通过矩阵键盘设定被测量逻辑信号的门限电平，以及设定触发条件、设定出发前或者触发后的数据显示模式等。8路预置初值通过模拟SPI通信协议发送给FPGA产生8路可循环输出的逻辑序列，输出的信号经过一个8选1模拟开关和一片LM324进行幅值衰减电路后送入MCU内部的AD引脚进行模数转换。为了确保MCU内部的AD能够准确地采集到周期为l0ms的信号，从FPGA中引出100Hz的信号作为MCU的同步时钟。转化得到的数字量与门限电平设定的值进行比较，并进行高低电平的判定，在采集到的信号满足所设定的触发条件时进行一次触发、数据的保存。
上一篇：基于氨基酸序列的抗冻蛋白质预测