高速数模混合电路信号完整性分析(2)
1.2 信号完整性研究的目的及意义 3
1.3 国内外研究现状 3
1.4 本文的主要工作 4
2 信号完整性基本理论及仿真软件介绍 6
2.1 传输线参数 6
2.2 反射 6
2.3 串扰 9
2.4 IBIS模型 10
2.5 Cadence Allegro PCB SI 11
3 高速差分数字信号完整性分析 14
3.1 LVDS电平标准 15
3.2 LVDS差分对的信号完整性分析 16
4 高速单端数字信号完整性分析 30
4.1 SSTL电平标准 30
4.2 SSTL_15单端信号完整性分析 30
5 数模混合电路仿真 35
5.1 AD9643时钟信号完整性分析 35
5.2 电源与地平面对的电源完整性分析 38
5.3 电源与地平面对的电源完整性分析实例 41
结 论 47
致 谢 48
参考文献49
1 引言
1.1 信号完整性的定义
信号完整性 (Signal Integrity，以下简称SI) 是指信号在传输线上的信号质量[1]。信号具有较好的信号完整性特征是指当在需要的时候信号具有所必需达到的电压电平数值；保证信号完整性是让系统正常工作的基础。否则,当信号不能满足完整性指标时,就会出现误触发、过冲等造成时钟信号紊乱和数据错误等信号完整性问题。
1.2 信号完整性研究的目的及意义
随着 IC 芯片的不断更新，新的高速电平标准正在不停得推出，时钟信号频率在PCB上越来越高，信号边沿速率也越来越快，对于时序的要求也越来越高，从而噪声容限也越来越小。当电路的时钟信号超过100MHz，通常将这种电路称为高速PCB电路，此时的PCB 传输线和叠层特性对于信号不再是畅通无阻了[2,3]。因此，在设计PCB时，对于高速信号的处理是一个关键问题。与传统的设计相比，高速数字电路更加重视无源电路元件的特点。当信号速率提高时，电气特性将会发生很大的改变。PCB高速设计需要对于无源元件对信号传播的振荡和反射、串扰以及和外部的电磁干扰等进行详细的研究。所以高速PCB设计变得越来越复杂[4,5]。
日前，市场对于新型电子产品开发的竞争十分激烈，其投放市场的周期越来越短。所以开发时间越短对于占有市场越有利，信号频率达到Gbps量级，产品的研发很大一部分开销在解决所设计的板卡的信号完整性问题上，所以信号完整性设计变得愈发重要。而以信号完整性分析为基础的高速PCB设计可以在设计开始之初就把信号完整性问题考虑在里面，然后使用一些EDA软件进行提前分析，根据提前分析的结果，制定合适的铺铜，PCB走线等一系列设计。在设计过程中，可以提前分析关键网络的信号完整性，从而确保满足要求。如果结果达不到要求，则需要对所设计的版图进行修改，不停得分析直到满足要求。在设计板卡时，通过使用模型和理论分析，就可以在设计中使用较少的精力，从而缩短研发时间，提升利润。
SI问题随着板卡工作频率的升高，已经无法回避。只有运用合适的规则、技术和仿真手段，才能尽快得发现问题解决问题，从而可靠得完成系统设计。所以，掌握信号完整性的理论基础，使用EDA仿真工具对于高速混合PCB 设计方法是很有帮助的[6]。
1.3 国内外研究现状
1.4 本文的主要工作