FPGA数据采集与控制系统设计+原理图+源程序(4)
2.2.2 基本特点
(1)采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。
(2)FPGA可做其它全定制或半定制ASIC电路的中试样片。
(3)FPGA内部有丰富的触发器和I/O引脚。
(4)FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
(5)FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。
加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活[8]。
3. 系统总体方案的设计
3.1 数据采集控制系统的技术指标
图1为数据采集控制系统的组成框图，大致流程是先进行主程序的输入/输出模块，数据处理及显示模块的设计。然后对各程序进行修改、编译、仿真，并对出现问题的程序进行程序修改和调试。
编译和仿真时要选择合适的芯片，不同的芯片其速度等级是不一样的。选择速度等级高的芯片，仿真时延就小，这样便于分析时序波形。否则，将给时序分析带来一些不必要的麻烦。所以本设计采用了模数转换器ADC0809和数模转换器DAC0832芯片，仿真的时延会比较小，方便分析时序波形。本设计采用了十二个拨挡开关，二个按钮，三个共阳极七段数码管等器件对系统进行设计，在FPGA内部逻辑实现时序控制下，进行差值运算和结果显示等功能。
3.2 系统设计
本设计要求用一片CPLD/FPGA，模数转换器ADC和数模转换器DAC构成一个数据采集控制系统，并用CPLD/FPGA实现数据采集中对A/D转换，数据运算，D/A转换以及有关的数据显示的控制。系统的组成框图如图l所示，其功能如下：①系统按一定速率采集输入电压U1，经模数转换器ADC0809转换为8位数字量DATA。②经过模数转换后的数据再与通过按键输入数据采集控制期内的标准数据相减，求得它俩的差值±ΔU(数字量)；再把差值的绝对值送至模数转换器DAC0832进行转换，得到相应的模拟量ΔU，它和特定的极性判别电路共同输出±△U[9]。