多相滤波器组的FPGA仿真+文献综述(2)
求宽带化、高灵敏度和分辨率、大动态范围和具有适应高密集信号环境，同时处理多
个信号，对大量信息实时或准实时处理的能力。采用模拟方法实现的传统电子战接收
机，在接收过程中由于模拟器件的限制，极易导致信号的频率和相位等精细信息丢失。
数字接收机成为了侦察接收机的发展方向，它可以保留信号的全部信息，采用数字信
号处理器对输入信号进行特征提取，分选和识别。因此，从20 世纪80 年代后，研究
具有可靠性较高、灵活性高和抗干扰能力较强的数字接收系统成为了重要的研究主
题。在这基础上，工作频段宽，接收适应能力强，截获概率高的数字侦察接收机成为
电子战发展的必然要求。而多相滤波技术是数字化接收机中的重要技术[1]，因此对多
相滤波此的研究受到了更为广泛的关注。
另外，信号的采样是软件无线电技术的基础技术之一，而随着采样速率的提高带
来的一个问题就是采样后的数据流速度很高，导致后续的信号处理速度跟不上，所以
就必须对后面的数据流进行降速处理[2]
。多速率信号处理技术为这种降速处理的实现
提供了理论依据。多速率是指在一个系统中有两个或两个以上的采样率。采样率变换
是指用数字的方法将一个信号的采样率从一个给定的频率变换为一个不同的频率。。
而实现取样率变换的关键问题是如何实现抽取前或内插后的数字滤波[3]
。无论是
抽取还是内插，或者是采样率的分数倍变换，都需要设计一个满足抽取或内插要求的
数字滤波器，该滤波器的性能的好坏，将直接影响取样率变换的效果及其实时的处理
能力。因此本文基于提高取样率变换效果及其实时处理能力，提出了多相滤波器的设
计方案，并对其进行FPGA 仿真。
通过对多相滤波结构的研究可知，多相滤波结构利用多个阶数较低的滤波来实现
原本阶数较高的滤波，使得每个分支滤波器处理的数据率仅为原数据率的 I/D，这为
工程上高速实时信号处理提供了实现途径。 侦察接收机主要分为模拟接收机和数字接收机。在早期的模拟信道化接收机中，
接收到的信号被转为音频，在这一过程中，会就掉一些信息，而数字信道接收机接收
到的信号被数字化，几乎保存了所有的信息，并且数据率被降低到较低的频率，便于
后续处理和保存数据。数字技术的不断发展使得研究的重点转移到数字化信道接收机
上来。目前，对于数字化信道接收机的研究主要集中在应用软件无线电理论和多相滤
波技术对信道化接收机进行研究。现在，基于软件无线电理论的多相滤波器组信道化
接收机技术已经比较成熟[4]。
多相滤波器组信道化接收机中关于多相滤波器的研究主要集中在其实现的过程
当中。在国内外的研究中，涉及到滤波器的实现算法主要有串行乘法，并行乘法，分
布式串行算法和分布式并行乘法等。
并行乘法的运算方式，虽然速度快，但占用的硬件资源极大。串行乘法的运算方
式的实现原理主要是通过对乘法运算进行分解，用加法器完成乘法的功能。这就导致
串行乘法的数据处理速度非常有限，因此在高速运算场合一般不予采用。与串、并算
法相比，DA 算法既可以全并行实现，又可以全串行实现，还可以串并行结合实现，这
一灵活的实现方法，很好的解决了硬件资源和速度之间的矛盾，也是目前研究的主要算法。
在硬件可配置方面，国内外在此领域已经做了一些研究，如Carnegie Mellon 大