VHDL全自动智能洗衣机控制器的设计与仿真(7)
（10）ANSIC设计风格可以再Verilog硬件描述语言中的模块、任务、函数、基元以及其他端口的使用中明显地感觉出来。
（11）使用它作为一个非常广泛的硬件描述语言的功能，它有一个很容易理解，易于学习，易于使用的特点。它允许在同一个模块中由编译开发者开展处于非同一抽象层次的各类描述，而且绝大多数的逻辑综合工具都可以支持Verilog硬件描述语言的工艺库来用以进行编译设计仿真。
（12）它在一定程度上增强了文件的输入、输出的功能。
2.1 verilog模块的组成
2.2 Verilog各个模块组成单元
2.3 Quartus 简介
在我们对于像CPLD、FPGA以及HardCopy ASIC等的编译设计中，业内在全球范围内处于独霸地位的非Altera QuartusII 软件莫属了，因为它很好的易用性而受到广大编译开发者的青睐。不论是在性能、浮点功能还是在使用效率上均堪称是首屈一指，在系统级别上的验证也大大减小，可以说是属于一种综合性的开发软件。减轻了重新定义状态的任务。该软件工具为我们提供了可以以C语言、系统、IP、模型为基础的设计编译输入，同时因为它自身本来就带有的仿真器以及综合器，所以它可以完成实现一个完整的PLD设计过程（从初步逻辑设计到实际电路硬件配置），整个过程都十分方便，可以支持很复杂的开发设计。该设计软件同时也在不断改进它的工作性能并努力提高功能性的可扩性，替使用者排除了可能会存在的一些设计延迟等各方面的问题。QuartusII为我们提供的开发包环境，这可以使我们在使用时完全集成但同时又与电路结构没有太大的关联。它也使得Verilog 的线网和寄存器数据类型更为灵活、直观,这也是它为何愈来愈受到广大数字电路项目系统设计者的欢迎的原因之一。
此外，Quartus经过和Matlab/Simulink以及DSP Builder工具的进一步功能结合，使得我们可以较为便利地去使用各类DSP项目系统。它能够支持我们再Altera电路芯片上的编译和开发，实现一个综合性多功能的编译开发平台，能够为我们提供如集齐了系统门级电路设计、嵌入式项目系统开发以及可编程电路逻辑设计等于一体的功能支持。
2.3.1 Quartus 特点
（1）Quartus帮助我们使用系统的架构图、原理图、AHDL以及VHDL等等来对整个实际电路进行详细的描述，并最终将它作为一个编译设计的实体项目文件来保存。
（2）帮助开发编制者编译整个芯片或逻辑电路的具体布局架构。
Quartus能够为我们十分便利地实现各种各样的应用系统并且可以支持在Altera等其他的片上可编程逻辑电路系统的编译开发。
（3）最为使用者，我们可以自行建立并且优化项目系统并且也能自行依据要求来增添需要的一些模块，只要它们对整个系统性能的影响不大即可。
（4）Quartus能够为我们进行时序电路分析以及一些情况下的延时分析提供很好的技术支持平台。
（5）Quartus在各类诸多的逻辑综合工具之中属于配备功能较为齐全且十分完善的一种。
（6）该软件在我们遇到编译错误时，它能帮助我们自动定位，提高了编译开发的效率。
（7）该软件能有助于我们开展进一步的嵌入式逻辑分析，在功能的选择范围上拥有更大的提升空间。
（8）该软件拥有强大高效的验证工具辅佐运行。
（9）该软件支持添加和新建源文件，同时也可以把它们连起来形成一个新的更为全面的编程项目文件。
（10）因该软件的组合编译模式的特殊性，使得开发设计者能够一次性地完成整个设计方案。