(6)芯片封装
    为使佩戴方便,需要选择合适的封装,这样能够减小电路板的面积,让系统小型化,STM32F103RE芯片为64引脚的LQFP64封装,如图2.2所示,完全可以满足本系统的要求。
 
图2.2  STM32F103RE  LQFP64管脚图
2.2.2  微处理器外围电路设计
(1)时钟电路设计
启动时,系统时钟进行选择,复位时,内部8MHz的RC振荡器被选为默认的CPU时钟,随后可以选择外部的4~16MHz时钟;当外部时钟失效时,它将被隔离,同时会产生相应的中断[9]。同样,在需要时可以采取对PLL时钟完全的中断管理(如当一个外接的振荡器失效时)。系统时钟具有多个预分频器,用于配置AHB的频率、高速APB(APB2)和低速APB(APB1)区域。AHB和高速APB的最高频率是72MHz,低速APB的最高频率为36MHz。图2.3为设计的时钟电路。
上一篇:ZigBee基于地感线圈的智能车流量检测系统设计+电路图
下一篇:竖井挖掘系统PLC软件设计+流程图

基于Kinect手势识别的遥操...

基于51单片机自动门智能控制系统设计

基于TI-DSP平台的电力电子测控平台设计

基于传感器网络的分布式集员滤波问题的研究

基于飞思卡尔芯片LED色彩控制器的设计

基于磁共振技术的家用无...

基于simulink的三相桥式全控...

辩护律师的作证义务和保...

浅谈传统人文精神茬大學...

多元化刑事简易程序构建探讨【9365字】

《醉青春》导演作品阐述

谷度酒庄消费者回访调查问卷表

高校网球场馆运营管理初探【1805字】

中国古代秘书擅权的发展和恶变

国内外无刷直流电动机研究现状

浅谈新形势下妇产科护理...

拉力采集上位机软件开发任务书