等精度频率计的FPGA单片系统设计+程序(2)
方案三：利用FPGA实现。在EDA工具平台上用VHDL硬件描述语言实现目标系统功能。
方案四：在方案二的基础上稍加改进，通过在FPGA上嵌入NiosⅡ系统，在IDE环境下采用C或者C++对各种逻辑器件进行控制。另外在FPGA上采用VHDL或者VERILOG等硬件描述语言编写各种逻辑器件的驱动，从而完成各种测试功能。
下面对四种方案进行论证：
方案一实现起来比较简单，但是由于该系统板上的资源充足，可以完成等精度数字频率计涉及到的计算（包括加、减、乘、除），没必要增加资源，另外单片机的处理频率一般不是很高，易受外部条件的干扰，功耗也高。
方案二中使用到的ARM技术性能较好，但是相对于FPGA来说其处理速度还是稍逊一筹的，另外在灵活性上不如FPGA。