80C52单片机低频数字相位测量仪的设计+仿真电路图+源程序(2)
基于不同微处理芯片也已经开发了许多不同的相位计，常见的有以下几种：
(1)基于FPGA/CPLD实现相位测量。它的优点是可以进行功能仿真而且FPGA和CPLD的片内资源丰富，设计的流程简单，缺点是开发成本高。
(2)基于单片机控制的相位计。该方法由过零检测及异或电路，将两路输入信号的相位差转换成方波，再利用单片机对该方波的高低电平分别计数，通过求得占空比得到相位差。
(3)基于DSP技术的相位计。相位检测系统主要由前置电路实现将被测信号(无论是电压还是电流) 变换为5V以内交流电压信号；由电压跟随器提高整个系统的输入阻抗，以保证测量系统与被测信号源相接时不吸收信号源能量，使信号源的工作状态不被改变。
(4)基于PLD和PLL的相位计。该数字式相位差测量仪以可编程逻辑器件(PLD)和锁相环(PLL)倍频电路为核心，实现两列信号相位差的自动测量。
1. 相位测量的设计与论证
1.1 测量方法的选择
关于相位测量的设计，本文一共考虑了三种方法，如下所述。
方案一：传统的模拟法：该方案采用倍频、计数、门控等电路。此方法难以实现大频率范围的相位测量，精度低、稳定性差[1]。
方案二：测时间法：将两路同频的正弦信号经过信号整形电路后得到方波信号。然后将两方波进行异或鉴相输出，从而得到两输入信号的过零时间差τ和两信号的周期T，利用相位差Φ与信号周期T之间的关系
(1)
由上述公式便可得到信号之间的相位差[2]。该方案简单，但需对信号的周期或频率进行准确测量，普通单片机需要通过扩展外部电路，外加高频震荡信号作为测量的时钟基准，增强计时、计数能力才能达到满足题目要求的精度。
方案三：填充计数法：将两路同频的正弦信号经过信号整形电路后得到方波信号．方波信号经过异或门鉴相后，得到两路输入信号的相位差信号，用固定频率f的采样脉冲进行填充并计数，得到信号周期计数值N1和相位差计数值N2，从而计算出相位差
(2)
填充计数法主要应用在要求一定的精度，测量的频率不是太高但实时性要求很强的场合，易于实现数字化和自动化。
方案论证及选定：方案一稳定性、精度差，不采用；方案二测相位差时，为保证精度必须保证，相位差τ和周期T的测量都要精确，电路设计方面比方案三复杂；方案三将测量相位差转化成了单一的脉冲个数的计数，电路的设计也简洁，测量准确度也非常高，但是，若被测信号的频率过高时对器件的要求也很高。由设计要求为低频低频相位测量，可知采用填充计数法可提高准确度。因此我们采用方案三。
1.2 单片机的选择
整个相位测量系统的控制核心是单片机，它控制周围模块协调工作以便完成特定的功能。
方案一：80C51属于MCS-51系列单片机，由Intel公司开发，其结构是8048的延伸，改进了8048的缺点，增加了如乘(MUL)、除(DIV)、减(SUBB)、比较(CMP)、16位数据指针、布尔代数运算等指令，以及串行通信能力和5个中断源。采用40引脚双列直插式DIP(Dual In Line Package)，内有128个RAM单元及4K的ROM。80C51有两个16位定时计数器，两个外中断，两个定时计数中断，及一个串行中断，并有4个8位并行输入口。80C51内部有时钟电路，但需要石英晶体和微调电容外接，由于80C51的系统性能满足系统数据采集及时间精度的要求，而且产品产量丰富来源广，应用也很成熟，故采用来作为控制核心。