VGA图像显示控制器的设计+VHDL代码(4)
2.3 FPGA设计流程
一般来讲, FPGA的完整设计过程,包括电路设计与输入、功能仿真、综合适配、时序仿真、编程下载。以下以QuartusII软件为例分析FPGA设计过程。设计输入：将电路系统以一定的表达方式输入到计算机里面，原理图设计输入方法和硬件描述语言(HDL)的电路设计文本是常用的设计输入方法。功能仿真：是直接对文本输入、原理图输入或其他输入形式的逻辑功能进行测试模拟。综合：一般来说，综合是对HDL而言，综合过程将把HDL描述与硬件结构联系起来 ，综合是将电路的高级语言转换成低级的，可与FPGA/CPLD基本结构相映射的网表文件或程序。适配：适配也成为结构综合，是将由综合器产生的网表文件配置于指定的目标器件中，生成最终的可下载文件，如SOF、POF格式的文件。时序仿真：时序仿真文件必须来自针对具体器件的综合器与适配器，时序仿真接近于真实器件的运行特性。编程下载：为了对适配后生成的下载文件或配置文件进行硬件调试和验证，需通过编程器或编程电缆将文件向FPGA或CPLD下载，通常，将对非易失性的CPLD的下载成为编程，对易失性的FPGA中的SRAM进行直接下载的方式称为配置。
3. CycloneⅢ型FPGA系统设计
3.1 CycloneⅢ型FPGA：EP3C5E144C8简介
CycloneⅢ系列器件是Altera公司一款低功耗、高性价比的FPGA，它的结构和工作原理在FPGA器件中具有典型，主要有逻辑阵列块LAB、嵌入式存储器块、嵌入式硬件乘法器、I/O单元和PLL等模块构成。该设计中选用的是TQFP封装的EP3C5E144C8型FPGA，该芯片内部资源约含50万门、5136个逻辑宏单元，43万可编程嵌入式RAMbit，2个锁相环（输出频率：2KHz至1300MHz）。芯片有144个引脚其中包括I/O管脚、电源管脚、时钟与锁相环管脚、配置管脚与其他特殊管脚。
3.2 FPGA最小系统设计
3.2.1 电源部分
系统总电源采用USB接口5V电源供电，用AMS1117-3.3芯片对5V电源进行转换产生3.3V电压对芯片I/O模块供电，用AMS1117-2.5芯片对5V电源进行转换产生2.5V电压对芯片内部锁相环供电，用LM317电源转换芯片产生1.2V内核电压。电源部分原理图如图3-1所示。
图3-1 3.3V、2.5V、1.2V电源电路
3.2.2 晶振电路
采用20MHz无源晶振为系统提供全局时钟，电路中用吹冰路反向器74LS04增加负载能力,电路原理如图3-2所示：
图3-2 20MHz晶振电路
3.2.3 最小系统设计
除芯片工作所需电源和晶振外要构成一个完整的系统还需要程序下载接口、配置芯片。JTAG(Joint Test Action Group)，在这里是边界扫描测试的意思，其中有四个I/O引脚TDI：测试数据输入，TDO：测试数据输出，TMS：测试模式选择，TCK： 测试时钟输入。在电路调试时可用JTAG接口进行FPGA的配置。在应用现场不能在系统每次上电后用一台PC机去手动配置，系统上电后自动加
载配置需要专用的配置芯片，在此选用Altera公司的串行配置器件EPCS16作为配置芯片。最小系统电路原理如图3-3。
图3-3 EP3C5E最小系统原理图
3.3 VGA接口电路
从芯片I/O口输出的信号通过一个VGA接口即可输入到显示器中，VGA接口电路如图3-4，其中双向三态总线驱动器74LS245芯片用于增加信号的驱动能力。
图3-4 VGA接口电路
4. VGA控制器系统设计
4.1 设计的主要内容
设计要求在实现在640×480×60Hz分辨率下的VGA显示，能够显示彩条和简单的图像并通过外部按键切换不同图像的显示，要求显示八色横彩条，竖彩条，棋盘彩条，在显示器中心位置显示四个长方形色块，重复显示一定大小的图像，实现简单的动画显示，在显示器中心显示文字图像，并尝试通过外部按键控制图像按指定方向移动。