Matlab维特比译码算法在不同信道中的性能仿真研究(5)
卷积码译码器的设计是由高性能的复杂译码器开始的。1967 年由文特比（Viterbi）提出的Viterbi 译码算法，是基于码的网图基础上的一种最大似然译码算法，是一种最佳的概率译码方法。当编码约束度不太大(小于等于10)或者误码率要求不太高（约 ）时，它的设备比较简单，用硬件译码计算速度快。理论上还是实际上均已证明卷积码的性能至少不比分组码差，且实现最佳和准最佳译码也较分组码容易。
3.卷积码编译码原理
3.1卷积码基本理论
卷积码，又称连环码，是由伊莱亚斯(Elias)于1955年提出来的一种非分组码。
卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就是在汉明距离上与接收序列最近的序列。
卷积码的译码方法有两大类：一类是大数逻辑译码，又称门限译码(硬判决)；另一种是概率译码(软判决)，概率译码又分为文特比译码和序列译码两种。门限译码方法是以分组码理论为基础的，其译码设备简单，速度快，但其误码性能要比概率译码法差。
当卷积码的约束长度不太大时，与序列译码相比，文特比译码器比较简单，计算速度快。文特比译码算法是1967年由Viterbi提出，近年来有大的发展。目前在数字通信的前向纠错系统中用的较多，而且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为标准技术。
3.2卷积码编码原理
在一个二进制分组码（n,k）当中，包含k个信息位，码组长度为n,每个码组的（n-k）个校检位仅与本码组的k 个信息位有关，而与其它码组无关。为了达到一定的纠错能力和编码效率（k/n），分组码的码组长度n通常都比较大。编译码时必须把整个信息码组存储起来，由此产生的延时随着n的增加而线性增加。
为了减少这个延迟，人们提出了各种解决方案，其中卷积码就是一种较好的信道编码方式。这种编码方式同样是把k个信息比特编成n个比特，但k和n通常很小，特别适宜于以串行形式传输信息，减少了编码延时。
与分组码不同，卷积码中编码后的n个码元不仅与当前段的k个信息有关，而且也与前面（N-1）段的信息有关，编码过程中相互关联的码元为nN个。因此，这N时间内的码元数目nN通常被称为这种码的约束长度。卷积码的纠错能力随着N的增加而增大，在编码器复杂程度相同的情况下，卷积码的性能优于分组码。另一点不同的是：分组码有严格的代数结构，但卷积码至今尚未找到如此严格的数学手段，把纠错性能与码的结构十分有规律地联系起来。
下面通过一个例子来简要说明卷积码的编码原理。正如前面已经指出那样，卷积码编码器在一段时间内输出的n位码，不仅与本段时间内的k位信息位有关，而且还与前面m段规定时间内的信息位有关，这里的m=N-1通常用(n,k,m)表示卷积码。
图3.1就是一个卷积码的编码器，该卷积码的n=2，k=1，m=2，因此，它的约束长度为nN=n*（m+1）=2*3=6。
图3.1 （2,1,2）卷积码编码器
它的编码方法是：输入序列依次送入一个两级移位寄存器，编码器每输入一位信息b，输出端的开关就在 ， 之间来回切换一次，输出 和 。在图3.1中， 与 为移位寄存器，它们的起始状态均为零。 、 与 、 、 之间的关系如下： ; 。
例如，输入的信息为D=[10011]，利用上式可以得到卷积码编码输出，如表3.1所示。为了使信息D全部通过移位寄存器，还必须在信息码元后面加3个零。