FPGA数字视频信息叠加软件设计+源程序(2)
现代电视接收机，比以往任何时候包括更多的功能和设施。随着这种复杂性增加 ，如何控制电视机中的问题的有效的方法也正变得越来越重许多人在理解遥控器 控制哪些配备了高性能的电视方面有问题。然而通过使用多功能键和良好 的显示指示的屏幕，该遥控器可以简化。通过鼓励 试用内置到电视的诸多设施，这的方法可以得到更自然的和容易理解的用户界面。为了充分利用这一方法，一个在屏幕显示上表现良好的设施是必要的。
随着图像处理技术的广泛应用，人们对图像处理系统的要求也慢慢趋向于便捷性，灵活性和低成本等，同时为了满足不同的工作需求，还要在控制成本与体积的同时可以获得更快的处理速度和更高的可靠性，这就对核心器件的处理速度和外围功能器件的控制通信的要求越来越高。为了更好的满足现代的应用需求，可编程逻辑器件的开发设计在进行着迅猛的发展，代表着该项技术的Altera和赛灵思等FPGA厂商在器件工艺节点上已经达到40nm标准，正在研发28nm标准的器件。此外FPGA器件的功耗随着工艺尺寸的缩小进一步降低，连同FPGA器件拥有强大的硬件处理信号，还能进行复杂的运算功能，这都使得FPGA 更加受到软件开发者的青睐。
因此基于以上提出的FPGA器件的优点，包括一是它能进行灵活的系统设计，二是它能够满足复杂运算处理的要求，三是它具有体积以及功耗上的优势，本课题选用FPGA器件作为图像处理系统的核心芯片。本文主要就基于FPGA的数字视频信息叠加技术中的字符信息叠加进行研究和软件设计，该技术是在数字视频信息中插入字符信息并在屏幕的指定位置准确显示出来。
1.2 论文主要研究内容和实现目标
本文以Altera公司推出的FPGA为研究工具，以此为基础设计了一种数视频字符叠加软件系统，实现利用FPGA和视频编解码芯片即SAA7121和SAA7113对数字视频信息进行处理和采集，并生成要求的在指定位置带有字符信息的视频数据。
FPGA的优点之一是其中包含丰富的逻辑资源，本课题正是据此使用软件编码语言和硬件描述语言Verilog在FPGA中创建一个用于存储字符信息的ROM软核，另外设计出的字符叠加模块将接收到的经过了处理的视频信息与从软核中的字符信息进行叠加处理，完成设计功能。
2 系统总体设计方案
通过对相关资料的学习与整合，本系统本系统的设计以FPGA为核心控制处理器件，使用Quartus 11 为系统软件开发环境，使用Verilog硬件描述语言作为开发语言，位于FPGA内部的丰富的逻辑资源经过Verilog语言的编程，然后经过在Quartus 11 软件开发环境中的综合和调试实现视频图像处理和对视频编解码器中的寄存器的初始化配置，以及字符信息的叠加。
该系统主要包括几部分,如图2.1所示：视频解码模块，图像处理模块即视频接收模块，I2C总线控制模块分为SAA7113和SAA7121的两个控制模块，存储字符信息的ROM模块，字符叠加模块等。由视频编码芯片SAA7121和视频解码芯片SAA7113组成的部分主要功能是对视频进行处理，并输出符合ITU656标准的数字视频信息。对于图像处理模块主要功能是接收从SAA7113传输的数字视频信号，完成对控制信号和有效视频信号的分离，同时完成对出视频信号奇偶场同步信号的分离，分离出的奇偶场同步信号对后面的字符叠加模块至关重要，为后续处理做好准备。
字符叠加模块主要用来接收图像处理模块处理出来的行同步有效信号，并在特定位置与从在FPGA中设计的ROM读取的字符信号进行叠加处理，从而产生了带有字符信息的视频信号。I2C总线控制模块只要是通过对I2C总线的模拟实现对视频编解码二个芯片内部寄存器的配置，使其能够按照系统的需要进行工作。