FFT算法的多核DSP实现研究(3)
目前已经推出的多核DSP主要是飞思卡尔MSC8156和德州仪器TMS320C66x。其中，我们将在本课题中采用的TMS320C66x采用了TI的KeyStone多内核架构，能够很好的满足多重应用任务的需求。
TMS320C6678是一个8核DSP，内部集成了8个主频为1.25GHz C66x CorePac，片内共512KB的程序存储器。其中CorePac数据位宽64位，并支持128位定点数据的乘法，在10W功耗下实现320MAC定点计算和160GFLOPS浮点运算功能，同时集成了RapidIO、PCI-E等高速串行接口，保障了FFT算法的高效实现。
1.2 FFT算法研究状况及国内外现状
离散傅里叶变换是数字信号处理研究中最为重要的部分，同时也是我们进行信号分析处理工作过程中最为常用的工具之一。早在200多年前，法国数学家、物理学家傅里叶就提出了这种变换，并以他名字命名傅里叶级数，此后，DFT这个分析信号的重要工具就已经慢慢渗透到人们的生活中了。但是这种算法提出的初期，在很长时间内，由于这种方法运算量非常之大，用DFT进行应用是不切实际的，所以并没有被重视。直到1965年，库利（J.W.Cooley）和图基（J.W.Tukey）在期刊《计算机科学》上发表著名的《机器计算傅立叶级数的一种算法》这一论文后，FFT才开始崭露头角，并获得大规模应用。此后，众多算法相继出现，其中最具代表性的便是1984年，由法国学者杜哈梅（P.Dohamel）和霍尔曼（H.Hollamann）提出了分裂基块快速算法，使FFT的运算效率进一步提高，高效的FFT运算方法逐渐成型，即现在我们在应用的快速傅立叶变换。这种算法使DFT的运算效率提高1．2个数量级，为数字信号处理技术应用于各种信号的实时处理创造了良好的条件，大大推动了数字信号处理技术的发展[6][7]。
FFT算法可以在多个平台上的实现。例如，现如今FFT算法已经可以应用特定的集成电路（ASIC）作为FFT处理器得以实现。FFT处理器的硬件设计通常能够符合高速或低功耗规格，但缺点是缺乏灵活性。算法已经可以由通用处理器上的软件作为模拟或数据处理系统的构建块实现了，但是基于通用处理器的软件模拟仿真虽然灵活，但通常比硬件在线调试的实现速度慢得多。数字信号处理器（DSPs）是一种为优化数字信号处理应用的特殊类型的处理器，如FIR滤波器，IIR滤波器和FFT，并且利用DSP软件实现FFT算法变得比基于ASIC和通用处理器实现算法更受欢迎，因为能够在成本，性能，灵活性和实现复杂度之间进行了良好的折衷。
1.2.1 国外现状
1.2.2 国内现状
1.3 本论文主要研究的内容
本文主要介绍基于TI的多核DSP TMS320C6678评估板完成FFT算法的实现，经过阅读国内外文献、用户手册以及发表的相关论文，针对离散傅里叶变换以及快速傅里叶变换的原理及算法做出一定了解及掌握。然后将MATLAB中生成的波形导入DSP的开发环境CCS，调用库中提供的FFT程序运行，并将结果与MATLAB中运行得到的结果进行比较，进而验证算法的正确性，得到算法运行的时间、占用内存，并在此基础上提出对算法效率的优化。论文主要安排如下：
第一章绪论部分，主要介绍本课题的研究背景以及意义，针对FFT的历史意义与发展情况做简单介绍，也对多核DSP产生的意义、必要性以及现状做出了阐述，最后对本文的主要内容和安排做了一个简单的概述。
第二章介绍了算法的原理。首先简单介绍了DFT算法的原理，并且在此基础上引出了FFT算法的原理。通过给出蝶形流图等对FFT的原理有了一个比较直观的理解，最后也给出了FFT算法在运算次数、分解级数等方面的特点的描述。
第三章给出了在DSP实现FFT算法过程中涉及到的硬件及软件的介绍。首先是对多核DSP硬件方面的描述，并且主要针对独有的KeyStone架构部分做了比较具体的说明。其次，对DSP专用的软件开发环境CCS做了简单的介绍。对硬件和软件的了解掌握对于课题来说必不可少，为后期运行算法做出了铺垫。除此之外，这一段还给出了DSP上运行FFT算法的流程图。