基于FPGA的低杂散小数分频频率源研究(2)
1.2 频率合成技术的实现方法
不久之后又出现的相干合成法又是对之前的研制由多块晶体构成的晶体振荡器方法的改善，由于之前的技术手段实现复杂，经济成本高，用新技术手段淘汰并将其取代势在必行。由一个具有达标的稳定度与准确度的参考源合成多种频率的方法应运而生，即相干合成法。仅使用了一个参考频率源的相干合成法与使用了大量晶体振荡器的非相干合成法相比较而言，优势及区别就在于其频率合成的过程中所使用的频率源个数的差异。而在相干合成装置中，输出频率准确度与稳定度与参考源相同这一特性便是得益于此。
直接频率合成技术DDS是最早应用的相干合成法：利用混频、倍频、分频的方法同时参考源频率经四则运算直接组合出所需频率的方法（也包括用多个基准源通过上述方法得到所需频率的方法）。虽然该方法中合成器存在体积大、杂散高、成本功耗大以及研究复杂的缺点，因而在目前的研究领域中已经基本将其取代，但在当年由于其所具有的快频率捷变速度和低相位噪声的优势，因而也曾在频率合成领域占有重要地位。
取代直接频率合成技术的是利用锁相环PLL构成的频率合成器，即间接频率合成技术。这当中又包括了数字锁相频率合成，模拟间接频率合成（注入锁相、模拟环路锁相、取样锁相）。将锁相环PLL应用在频率合成技术中的方法，其精髓则在于将锁相技术与相位反馈理论应用于该领域。通过锁相环PLL实现的间接频率合成又被称为第二代频率合成技术。通过数字鉴相器、分频器、模拟环路滤波和压控振荡器所组成的数模混合结构的锁相环，因其具有相位噪声低、杂散抑制度好、输出频率大、成本低廉的优势，继而在频率合成技术领域中占有重要的一席之地。
诞生于上个世纪七十年代第三代频率合成技术直接数字频率合成技术DDS，标志着频率合成技术领域的革命性进步。在当时，超大规模集成电路VLSI和数字信号处理理论的飞速发展促进了这一技术的诞生。利用数字方式累加相位再以相位和作为地址来查询正弦函数表，继而得到正弦波幅度的离散数字序列，最后经D/A变换得到模拟正弦波输出，这种全数字技术在1971年在美国首次提出。而其应用应用速度也令人咋舌，短短二十年的时间里便得到了推广普及，而DDS所具有的一系列技术优势诸如：较低的相位噪声、连续的变频相位、极快的变频速率、极高的频率分辨率、全数字化和功能易于扩展则使得其飞速的推广普及显得不足为奇。
1.3 几种频率合成技术的对比
当然DDS本身也存在着诸如杂散指标不合格且输出带宽（受制于DDS工作时钟频率）不足的硬伤，有些输出频率达到300至400MHz甚至上GHz的DDS芯片虽然技术指标凑合，但其本身生产工艺GaAs技术使得成本造价过高，不适合大量推广普及。而市面上价格可接受的DDS芯片虽然技术指标与前者相差无几，但对于近几十年来飞速发展的无线通信技术而言无异于杯水车薪。值得庆幸的是DDS芯片的输出带宽限制正随着GaAs技术工艺的发展进步而被逐步突破，但其杂散指标却仍就是一大硬伤。输出频率带宽的不断提升扩展，与之伴随而来的便是DDS本身固有的杂散逐步增大。采用一般的CMOS工艺生产的DDS芯片在低输出功率的情况下其窄带杂散为-65至-90dBc，宽带杂散为-50至-60dBc，一旦采用倍频器使其输出功率增大杂散便会急剧恶化。而采用GaAs工艺生产的高速DDS芯片虽然杂散相对较低，但其带宽仅能达到-50至-60dBc，如何解决杂散一直是高速DDS芯片的重点与难点。
当然无论是对致力于频率合成源研究的科学家还是对于广大一般的电子科技研究爱好者来说，如何解决频率合成中所遇到的难点诸如降低杂散等，最直接想到的途径莫过于把两者（DDS和PLL）结合起来，而近些年来这种电子系统对于仪器的频综要求也越发苛刻，尤其是执行电子测量任务的仪器，在要求切换速度足够快的情况下，本身还要求超带宽高测试速度且分辨率高。这种情况下，之前的技术无论是先前的PLL还是后来的DDS都无法满足系统要求。具备高速捷变频率、高度的相频分辨能力的DDS技术，在带宽频谱纯度上却略逊于PLL。不过后者却也存在着频率切换速度低（仅可以达到纳秒级），高频带级优异的频谱纯度也使其存在具备着一定竞争力。在设计一般的频率合成电路时，我们往往需要将诸多参数指标：带宽、相位噪声、频率切换时间及精度综合考虑，因此将DDS与PLL技术综合也势在必行。自然而然，目前推广最为广泛应用最为频繁的频率合成技术便成了将二者结合的技术。
下一篇：NEA GaN光电阴极的光谱响应