基于C6000系列DSP BOOT的研究与实现(2)
1.2 C6000系列DSP自加载技术发展
TMS320C6000是TMS320系列产品中的新一代高性能DSP芯片,包含了定点C62X和浮点C67X处理器，到后续的C64X、C647x、C64x+、C66x系列DSP以及达芬奇系列处理器等[7-8]。早期的C6000器件提供的主要接口有I2C接口、多通道缓冲串行口、主机并行接口（HOST PORT INTERFACE，HPI）和EMIF，另外一些型号还提供了外部设备互连总线接口（Peripheral Component Interconnect, PCI）。到C64X+系列时，以3核TMS320TCI6487为代表，这是一款专门针对无线基础设施基带应用的DSP。单核频率1.2GHz，集成了许多额外的高性能外设接口，如 IGbps 网口、3.072Gbps 天线接口和运行速率高达667 MHz的外部存储器接口等。C66x系列是TI最新的C6000 DSP，以4核TMS320C6670为代表。该芯片基于TI最新的Keystone多核系统级芯片（System on a Chip, SoC）结构，单核频率达1.2GHz，是专门为高性能无线架构的运用而设计的，基本上可用于所有的无线标准开发领域[9]。此外片上还集成了的高性能接口，主要有：4个通道的HyperLink，单通道速率12.5Gbps； 6条AIF2链，每条6.144Gbps； 2个SGMII口，每个 1Gbps；2通道PCIe2，每通道 5Gbps 的数据速率；以及第三代双倍数据率同步动态随机存取存储器（Double-Data-Rate Three Synchronous Dynamic Random Access Memory，DDR3），位宽为64bit，速度达1666MHz。PCIe可用于PC和DSP之间的互连。由此可预测，通信领域越来越复杂的DSP应用要求与不断发展的接口协议标准必定会促进DSP接口技术的发展。从最初的简单接口如SPI，发展到复杂接口如天线接口；从最初的低速率接口如PCI、HPI等，发展到高速率接口如HyperLink等，这些改进使得DSP系统数据传输的速率大幅度提高[10]。而DSP接口的不断发展，反过来也支撑了高性能多核DSP的发展与应用，从而更好地推动相关应用领域的发展。多种接口也使得DSP的自加载方法越来越多。早期的C6000系列的单核DSP主要有三种加载方式：不加载，只读存储器（Read-Only Memory，ROM）加载和主机加载。后来TI又发布了多种C6000系列多核DSP，如TMS320C6670、TMS320C6678等。随着DSP技术的发展，DSP自带的接口越来越多，自加载方式也越来越复杂。如TMS320C6678包括多种加载方式如SPI，EMIF，I2C，串行高速输入输出（Serial RapidIO, SRIO），Hyperlink等。单核DSP在市场上运用得较早，学术界对它的各种加载方式研究得比较多，基本上被广大业内人士掌握。而多核DSP如C6678的自加载方式，则普及度低得多。
1.3 论文研究内容
本次毕业设计的题目是基于C6000系列的DSP 加载的研究，前期通过查阅文献资料，阅读TI手册，对C6000系列的DSP的内部结构以及boot原理有了基本的认识。后期主要是对DSP的自加载功能进行具体的实现，无论是单核DSP还是多核DSP，为了满足不同的需求，都有多种自加载方式如SPI boot、EMIF boot、I2C boot、PCIe boot等等。由于条件限制，本次毕业设计以TMS320C6678为研究对象，对SPI与EMIF的加载进行了实现与验证。
1.4 论文结构安排
本文的内容结构安排如下：
第一章绪论：本章主要介绍了C6000系列DSP的发展史，说明毕业设计课题的来源以及此系列DSP自加载的研究意义，最后给出本文的结构安排。
第二章C6000系列DSP自加载的方法及原理：本章介绍了C6000系列DSP的多种加载方式，着重说明了单核DSP TMS320C6455的自加载原理与多核DSP TMS320C6678的自加载原理，最后简单介绍了一下毕业设计课题使用的硬件平台TMDXEVM6678L。
第三章C6000系列DSP自加载的实现：本章具体介绍了TMS320C6678的SPI boot与EMIF boot的功能实现。先简单介绍了SPI引导时各核的程序加载过程，再通过设计三个工程来具体实现SPI的加载功能，最后通过编写验证程序来验证SPI加载功能是否实现，在上电验证前，需要将拨码开关拨至相应的boot mode位置。EMIF引导加载实现的设计过程与SPI引导时差不多，具体功能实现有所差别。