采用Serial Rapid IO机制的DSP与FPGA高速数据传输系统设计(2)
4.5 PCB设计 36
4.5.1 PCB设计流程及基本规则 36
4.5.2 高速PCB设计规则 39
4.5.3 转接板PCB 40
4.5.4 SRIO硬件接口电路板 43
5 软件调试 43
5.1 TMS320C6678 SRIO 44
5.1.1 数据传输方式 44
5.1.2 基本配置 44
5.1.3 运行程序 45
5.2 Xilinx-5 SRIO 46
结 论 48
致 谢 49
参考文献 49
1.引言
软硬件结合构建宽带互联并行处理的数据处理系统是实现高速实时数据处理的有效方案。基于这样的方案设计理念，采用多DSP、多FPGA通过SRIO互联来实现一个高速互联的计算网络，数据可以在DSP之间及DSP与FPGA之间高速传输。本文介绍了RapidIO各层协议标准，并通过硬件和软件相结合的方式实现数据的高速通信。
1.1研究背景及意义
C6678是目前单片处理能力很强的新型高性能定点DSP，增加了外设接口SRIO，全双工工作时，四个端口峰值速率每秒高达25 Gbits，解决了DSP高速数据传输的瓶颈，降低了开发多处理器系统的难度。
RapidIO是新一代高速互连技术，已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IEC DIS 18372标准。RapidIO互连定义包括两类技术：面向高性能微处理器及系统互连的Parallel RapidIO接口；面向串行背板、DSP和相关串行控制平面应用的Serial RapidIO接口。SRIO支持编程模型包括基本存储器映射IO事务、基于端口的消息传递和基于硬件一致性的全局共享分布式处理器。
SRIO互连架构是一个开放的标准，满足了嵌入式基础实施在应用方面的广泛需要。可行的应用包括多处理器、存储器、网络设备中的存储器映射I/O器件、存储子系统和通用计算平台。这一互连技术主要作为系统内部互连，支持芯片到芯片和板到板的通信，可以实现从1Gbps到60Gbps的性能水平，在高速互连方面将会有广阔的发展前景。
1.2 主要内容
本论文分别以C 和VHDL为逻辑语言，Xilinx-5和TMS320C6678为主控制处理器，通过SRIO 接口实现DSP与FPGA的高速数据通信。
论文具体内容：
1． 确立总体设计方案
2． FPGA 开发板的硬件设计
（1） SRIO端口的硬件设计
（2） SATA和SMA传输口硬件设计
（3） FPGA系统开发板PCB板设计
3．软件设计
通过TMS320C6678 SRIO口驱动例程实现6678 SRIO口的自发自收功能。调用xilinx-5 SRIO IP ，设定工作模式，修改例程VHDL语言，实现自发自收功能。确定源地址和目的地址，分别调试两端程序，实现DSP与FPGA高速数据通信。
4．调试完成后，系统测试。
2．SRIO简介
SRIO是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织(ISO)和国际电工协会(IEC)批准为ISO/IECDIS 18372标准。
2.1 SRIO结构
SRIO包括三个层次的协议：物理层，链路层，逻辑层。物理层定义电气特性、链路控制、低级错误管理；传输层定义包交换、路由和寻址机制；逻辑层定义总体协议和包格式。在SRIO结构中，传输层协议与物理层和逻辑层协议相匹配。结构图如图1所示。
图1 SRIO结构框图
2.2 SRIO特性
目前，SRIO有两种物理层指标：8/16 LP-LVDS和1x/4x LP-Serial。8/16 LP-LVDS是点到点同步时钟源 DDR接口。1x/4x LP-Serial是点到点交流耦合时钟恢复接口。这两种物理层指标不能兼容。本论文采用1x/4x LP-Serial物理层标准。
下一篇：EMCCD的自动增益与算法实现