印制板的电磁兼容设计+Multisim对原理图仿真(5)
在公式(1)中, 是铜的电阻率，Z是走线的长度，X是走线的宽度，Y是铜箔的厚度。从公式中很容易看出，减小寄生电阻的方法是减小走线的长度，采用较宽的走线和减小铜箔的厚度。
寄生电容的计算公式为：
(2)
公式(2)中，k是介质的介电常数，A为板的面积，d是板间的距离。走线与焊盘、走线与下面的电源平面或地平面都会构成寄生电容。从式子中我们很容易看出，加厚板子，减小走线焊盘的面积，或者去掉电源或地平面可以有效减小寄生电容的影响。尤其是在运算放大器电路中，输入端的寄生电容会降低系统的相位裕量，影响系统的稳定性。
寄生电感的计算公式为：
(3)
在公式(3)中， 是走线长度，w为走线宽度，h为铜箔厚度，很容易计算出若走线长度减小一半，寄生电感减小约44%；若走线宽度增大一倍，寄生电感约减小11%；可见，减小走线的长度是抑制寄生电感更有效的方法。另外，使用地平面也可以有效减小寄生电感。
虽然在单一的走线上这些值都是很微小的，但是大量走线中这些微小的值叠加在一起，其干扰是不可忽略的，所以，根据以上描述，综合考虑，在PCB布局中我们可以得到以下规则：
(1) 增加走线之间的距离可以减小电容耦合的串扰；
(2) 将电源和地平行布置来最大化 PCB 的电容；
(3) 将敏感及高频的走线尽量远离高干扰的电源走线；
(4) 加宽电源和地的走线来减小电源线和地线之间的阻抗。
2.2.2 分割和线路的布局
在电平相差悬殊的电路系统之间通常采用分割技术来减少他们之间的耦合，尤其是电源线和地线之间的耦合最为突出。图4演示了把一个电路中四种不同类型的电路分割开来的例子，非金属的沟道将地线面分为了4个部分，分别为各个电路板提供接地。外接的电感和电容为各个板子提供滤波作用，有效的减小了各个电路的走线与电源线之间的耦合。数字电路对电源有很高的瞬态要求，因此，放置在靠近电源入口的地方。
图4 分割技术
线路布局就是要考虑关键器件在电路板上的位置，以及信号的传输路径，这对电路性能有非常重要的影响。
图5是一个不太好的PCB布局，图中黑色为电源线，红色为信号线，由于器件位置选择不合理，导致信号传输路径比较混乱，这样就造成了各个信号之间、信号与电源之间的干扰，影响电路性能。
图5 未优化PCB布局
下面图6是对同一个电路进行改进后的PCB布局，通过调整器件的位置，避免了信号与信号之间，信号与电源之间的相互干扰。
图6 优化后的PCB布局
在数字电路与模拟电路混合设计的电路当中，要特别注意数字电路对模拟电路造成的干扰，应该把模拟电路与敏感器件放在一侧，数字电路和时钟电路放在远离它们的位置。
2.2.3 局部电源和IC的去耦
局部的去耦可以减少沿电源线传播的干扰。在电源到PCB 入口的地方加上大的旁路电容会对低频的纹波起到滤波的作用，还有对突然的电源需要起到储能的作用。另外，在每个IC 的电源和地之间应当加上去耦电容，而且尽可能的放在靠近IC管脚的地方，这样有助于滤掉从IC 出来的开关噪声。
2.2.4 基准面的射频电流
不管对多层PCB的参考地层来说，还是对单面板的地走线来讲，电流的回路总是从负载回到电源。PCB的回路阻抗越低，它的EMC性能越好。因为从负载到电源的射频电流的影响，长的回路会相互产生互耦。因此，回路的长度越短，回路的面积越小越好。