基于FPGA的脉冲信号发生器设计(3)
VHDL主要用于描述数字系统的结构、行为、功能和接口。除了含有许多具有硬件特征的语句外，VHDL在语言形式以及描述风格和句法上，都与一般的计算机高级语言类似。使用VHDL语言进行硬件电路设计具有以下优点[2]：
（1）VHDL语言支持自顶向下（Top-Down）的设计方法，还支持同步电路、异步电路、FPGA以及其他随机电路的设计。
（2）VHDL丰富的仿真语句和库函数，使得在任何大系统的设计早期就能查验设计系统的功能可行性，随时可对设计进行仿真模拟。
（3）VHDL语言具有多层次描述系统硬件功能的能力，可以从系统的数学模型到门级电路，其高层次的行为描述可以与低层次的寄存器传输级（Register Transfer Level，RTL）描述和结构描述混合使用，还可以自定义数据类型，给编程人员带来较大的自由和方便。
（4）VHDL具有电路仿真与验证功能，可以保证设计的正确性，用户甚至不必编写如何测试向量便可以进行源代码级的调试，而且设计者可以非常方便地比较各种方案的可行性及其优劣，不需要做任何实际的电路实验。
（5）VHDL语句的行为描述能力和程序结构决定了其具有支持大规模设计的分解和已有设计的再利用功能。符合市场需求的大规模系统高效、高速的完成必须有多人甚至多个开发组并行工作才能实现。
（6）对于用VHDL完成的一个确定的设计，可以利用EDA工具进行逻辑综合和优化，并自动把VHDL描述设计转变成门级网表。
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定置电路的不足，又克服了原有可编程器件门电路数有限的缺点。
FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分，FPGA的基本特点主要有：
1、采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。
2、FPGA可做其它全定制或半定制ASIC电路的中试样片。
3、FPGA内部有丰富的触发器和I/O引脚。
4、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。
5、FPGA采用高速CMOS工艺、功耗低，可以与CMOS、TTL电平兼容。
可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。
1.3 基于FPGA的EDA设计流程
FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。FPGA的开发流程一般包括电路设计、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。使用VHDL进行CPLD或FPGA设计的流程图如图1-1所示。
图1-1所示的所有设计步骤都可以通过EDA软件来完成，各步骤说明如下：
（1）编写VHDL程序。在EDA软件的输入工具中，按照VHDL语法规则输入设计代码。
（2）代码综合。综合的第一步是编译，编译器将设计者用RTL级描述的VHDL程序翻译成门级网表。综合的第二步是优化，即在门级网表的基础上根据速度或面积的需求对网表进行优化，这些都是由EDA软件自动完成的。
（3）在综合前或综合后利用软件来仿真验证，便于及早发现错误并加以修正。
（4）布局布线工具利用综合步骤产生的门级网表生成CPLD或FPGA的配置文件。
（5）将配置文件下载到CPLD或FPGA中，验证和实现设计。
图1-1 使用VHDL进行CPLD或FPGA设计的流程图
上一篇：网络拥塞控制经典算法RED仿真