基于FPGA的PCI总线接口设计(3)
2X 、 AGP4X ，现在则是 AGP8X ，传输速度达到了 2 ． 1GB / S 。
如果计算机只需要进行上网浏览和软件下载等简单的应用 ， PCI 技术也就足够了 。
然而时光飞逝 ， 转眼就到了 2004 年 ， 新的技术和设备层出不穷 ， 特别是游戏和多媒体
应用越来越广泛， PCI 的工作频率和带宽都已经无法满足要求。此外， PCI 还存在 IRQ
共享冲突，只能支持有限数量设备等问题。
现今的软件应用对硬件平台提出了更多的要求，特别是 I / O 子系统。用台式机和
笔记本电脑等设备 ， 来处理不同来源的视频和音频数据流已经司空见惯了 ， 而在 PCI2 ．
2 或者 PCI-X 规范里对这种与时间有关的数据却缺乏相关的支持 。 比如视频点播和音频
再分配等应用都使服务器受到实时限制 。 此外 ， 如今的平台需要越来越高的带宽来处理多种同时传输的数据 ， 不能再以同样方式对等处理所有的数据了 ， 因为延迟的实时
数据与没有数据一样都毫无意义。
对于整个电脑架构来说， PCI 总线只有可怜的 133MB / S ，带宽早已是不堪负荷 ， 处
处堵塞 。 在经历了长达 10 年的修修补补 ， PCI 总线已经无法满足电脑性能提升的要求 ，
必须由带宽更大、适应性更广、发展潜力更深的新一代总线取而代之，这就是 PCI
Express 总线，由于是第三代输入 / 输出总线，所以简称 3GIO(Third ． Generation
Input / Output) ，另外它的开发代号是 Arapahoe ，所以又称为 Arapahoe 总线。
处理器总线随着频率和电压一直都在稳定增长 ， 而内存的带宽为了保持与处理器
的速度，也在提高。但芯片组充当的是 Memory Hub 和 yo Hub 的作用，内存总线一直在
随着处理器的更新换代而改变着 。 由于总线的带宽是有限的 ， 因此在内存带宽提升的
同时， I / O 总线也被逐渐减少。
Intel 在 2001 年春季正式公布了旨在取代 PCI 总线的第三代 I/O 技术，该规范由
Intel 支持的 AWG(Arapahoe Working Group) 负责制定。在 2002 年 4 月 17 日， AWG 正式宣
布 3GIO 1.0 规范草稿制定完毕，并移交 PCI-SIG 进行审核。开始的时候大家都以为它
会被命名为 Serial PC I ( 受到串行 ATA 的影响 ) ，但最后却被正式命名为 PCI Express ，
Express 意思是高速、特别快的意思。
2002 年 7 月 23 日， PCI - SIG 正式公布了 PCI Express 1.0 规范，并且根据开发蓝图 ，
将在 2006 年的时候正式推出 Spe c2.0 ( 2.0 规范 ) ，这就意着将在随后的 3 年内是
Spec 1.0 的推广期，市场上已经出现了大量的支持 PCI Express 规范的产品。
1.3 1.3 1.3 1.3 本文所做的工作 本文所做的工作 本文所做的工作 本文所做的工作
本论文主要的工作是应用可编程逻辑器件 FP GA 来 实现 PCI 总线接口 的设计 。 PCI 总
线接口设计包括 P C I 接口 FPGA 设计和 Nios II 软件设计 两部分 。
文中首先详细讲解了 PCI 局部总线规范 ， 介绍了 PCI 总线的系统结构 、 特点及其
应用，并分析了 PCI 总线的操作和基本操作时序。
接着，比较了 PCI 总线接口设计的不同实现方法，分析了不同方法的优缺点。讨
论了 FPGA 在 PCI 总线设计中可行性与前景。利用 Altera 公司的 Quartus II 软件分别进
行 P C I 接口 FPGA 设计和 Nios II 软件设计 。在 Quartus II 顶层文件中生成 Nios II 模块
并在 Nios II IDE 中生成 C 程序。
设计完成之后，进行软件仿真。 将顶层模块下载到 FPGA 中，将 Nios II IDE 中编写的程序下载到片上 RAM 。程序下载完成之后，完成 PCI 板卡的 WDM 驱动安装，进行数
据通信仿真，验证设计的正确性。2 2 2 2 PCI PCI PCI PCI 局部总线规范 局部总线规范 局部总线规范 局部总线规范
下一篇：微波复介电常数测量方法研究