CP J K Qn Qn+1

× × × × Qn

↓ 0 0 0 0

↓ 0 0 1 1

↓ 1 0 0 1

↓ 1 0 1 1

↓ 0 1 0 0

↓ 0 1 1 0

↓ 1 1 0 1

↓ 1 1 1 0

根据边沿 JK 触发器的功能表 3。1，可得其特性方程为：

Qn+1 = JQ̅̅̅n̅ + K̅Qn (CP 下降沿有效) 边沿触发器具有以下特点：

1。触发器接收的是时钟脉冲CP的某一约定沿（上升沿或者下降沿）来到时的输入数据。 

2。在CP=1 和CP=0 期间以及CP非约定跳变到来时，触发器不接收数据。 在电子设计领域，74LS1122 是常用的集成下降沿双 JK 触发器，其单个 JK 触发器的

逻辑图如图 3。2 所示。来*自~优|尔^论:文+网www.chuibin.com +QQ752018766*

图 3。2 74LS112 逻辑图

S̅̅D̅和R̅̅̅D̅分别是异步预置和清零端，又称为是直接置 1 和置 0 端，低电平有效，J 和 K

时触发器的输入端，CP 是脉冲信号。

当S̅̅D̅ = 0, R̅̅̅D̅ = 1时，无论输入端 J，K 为何种状态，都会使得Q = 1，Q̅  = 0，即触

发器置 1；

当S̅̅D̅  =   1,  R̅̅̅D̅  =  0时，无论输入端 J，K  为何种状态，都会使得 Q  =  0，Q̅   =   0，即触 发器置 0 进行复位；