VHDL基于FPGA的电机测速系统设计+文献综述(4)
随着电机的大批量使用，找到一种准确、快速而又方便的测速方法，来对电机各个参数进行检测，具有非常重要的现实意义。本课题提出的研究方法不仅满足以上的要求，同时也在经济上最大可能的降低成本【 】。
1.8 本论文的主要工作
（1) 深入了解电机转速测试现状及需求，学习电机的使用方法，并在示波器上显示出了脉冲频率。
（2）深入学习Quartus Ⅱ软件编程技术，确定了电机测速的具体方案。
(3) 完成系统时钟的分频工作与信号的测频工作，编程做出了分频模块和测频模块，并对分频模块和测频模块进行了软件仿真验证。
（4) 实验验证。通过测频系统仿真出来的结果与之前设计的信号频率，验证了该系统的可行性。
2 基于FPGA的电机测速的理论基础
2.1 数字系统典型设计流程
一个完整的、典型的EDA设计流程既是自顶向下设计方法的具体实施途径，也是EDA工具软件本身的组成结构。数字系统典型的设计如下：
图2.1.1 用EDA工具设计数字系统的流程
一般来说，利用FPGA技术进行计数设计，最后实现的目标主要有两种：集成芯片IC和具有特定功能的FPGA。FPGA的英文是Field Progammable Gate Array(现场可编程阵列)的缩写。它是在PAL、GAL、PLD等可编程逻辑器件的基础上进一步发展的产物，是专门集成电路(ASIC)中集成度最高的一种。FPGA采用了逻辑单元阵列（Logic Cell Array,LAC）这样一个新概念，内部包括可配置逻辑模块（Configurable Logic Block,CLB）、输入输出模块（Input Output Block,IOB）和内部连线（Interconnect）三个部分。用户可以对FPGA内部的逻辑模块和I/O模块重现配置，以实现用户的逻辑。它还具有静态可重复编程和动态系统重构的特征，使得硬件的功能可以像软件一样通过编程来修改。作为专用于集成电路（ASIC）领域中的一种半定制电路，FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA能完成任何数字器件的功能，上至CPU，下至简单的74电路，都可以用FPGA来实现。FPGA如同一张白纸或者是一堆积木，工程师可以通过传统的原理图输入法或者硬件描述语言自行设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成后。还可以利用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。对于同一片FPGA，不同的变成数据可以产生不同的电路功能，因此，FPGA的使用非常灵活。可以说。FPGA芯片是小批量应用中提高系统集成度和系统可靠性的最佳选择之一【 】。
FPGA的开发流程如下：
图2.1.2 FPGA的EDA开发2.2 测频的原理
所谓频率，就是周期信号在单位时间内变化的次数。频率计要按照F=N/T的定义进行测频，若选取周期为2的方波，则方波每个输出值为1的持续时间就恰好是1S。对应的原理图2.2.3如下：
图2.2.1 测频原理图
从图中可以看出测量的过程：输入待测信号经过脉冲形成电路形成计数的窄脉冲，时基信号发生器产生计数闸门信号，待测信号通过闸门进入计数器计数，即可得到其频率。如闸门开启时间为T、待测信号频率为Fx,在闸门时间T内计数器值为N，则待测频率为Fx=N/T.闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测量一次频率的时间间隔就越长。闸门时间越短。测得的频率刷新值就越快，但测得的频率精度就受到影响。一般取1S作为闸门时间。若假设闸门时间为1S，计数器的值为1000，则待测信号的频率就是1000HZ，此时测频分辨力为1HZ【 】。