基于Verilog HDL多功能数字钟的设计与仿真(2)
3.2.4 时间设置 9
3.2.5 闹钟设置与查看 11
3.2.6 12—24小时制切换 12
3.2.7 整点报时 12
4 数字钟系统设计 13
4.1 层次情况概述 13
4.2 输入 13
4.2.1 按键输入 13
4.2.2 时钟输入信号 14
4.3 基础模块 14
4.3.1 分频模块 14
4.3.2 主控制模块 16
4.4 时间自动计数模块 19
4.4.1 秒自动计数模块 19
4.4.2 分钟自动计数模块 20
4.4.3 小时自动计数模块 21
4.4.4 12—24小时进制切换 22
4.4.5 时间自动显示模块 26
4.5 时间及其设置模块 27
4.5.1 时间设置模块 28
4.5.2 时间设置与时间显示数据多路选择模块 29
4.5.3 时间及其设置模块 31
4.6 显示模块 33
4.6.1 时间显示动态位选模块 33
4.6.2 显示模块 34
4.7 闹钟 36
4.8 整点报时模块 38
5 结论 40
5.1 设计心得与总结 40
5.2 功能完善 41
5.3 功能扩展 41
致谢 42
参考文献 43
1 绪论
1.1 本课题的重点
本课题使用Quartus Ⅱ完成Verilog HDL的编程。重点在于根据设计要求和任务确定所需模块后进行层次化设计，并编写顶层文件。
1.2 课题的目的与意义
大学四年的生活即将结束，毕业设计作为检验整体大学学习的成果，不仅更接近社会生活中的实际应用，而且对个人的技术发展也是一次提高和飞跃。当今经济、社会和科技的快速发展，不但对学生的知识性方面有所要求，在技术性方面也越来越重视，能够把学到的理论知识合理得用到实际的操作中去，而且对于我们这个技术性较强的专业更是需要在技术上有所掌握是大学毕业的标志、也是一次考验。
在电子技术飞速发展的今天，现代电子产品几乎渗透了各个领域，有力地推动了社会生产力的发展和社会信息化的提高，同时也使现代电子的产品性能进一步提高，产品更新换代的速度也越来越快
在现今这样快节奏的生活中，人们越来越重视起了时间观念，可以说时间和金钱画上了等号。对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来很大的麻烦，所以相比指针式时钟，直接显示时间的时钟表现出了很大的优势。这样的时钟显示往往精确到了秒，而且简单明了、读数快，而机械式的依赖于机械振荡器，误差出现的概率相比起来更大了。
数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，数字钟的精度和稳定度远远超过机械钟。数字钟以其小巧、价格低廉、时间精确度高、使用方便、功能多、便于集成化获得了广大消费者的喜爱，因此得到了广泛的使用。
上一篇：精馏系统DCS调控系统设计