基于Verilog HDL多功能数字钟的设计与仿真(4)
由于其价格低廉，功耗低，普遍引用于单片机数字钟的制作中，按单片机驱动方式可分为动态显示和静态显示两种，在数码管较多的情况下我们一般采取动态显示。
1.6 本文主要工作
本文的主要工作就是完成对数字钟系统的分析和设计，并简单介绍一下设计所使用的语言和软件。
分析部分对设计方案作了详细的介绍。主要分析了各个功能模块的具体功能，功能要如何实现。
设计部分介绍了实现各个功能所需的模块、各个模块的主要实现代码和输入输出端口、各个模块的功能模块图。
上一篇：精馏系统DCS调控系统设计