智能变电站电光缆信息（RFID电子标签）非接触识别系统开发(8)
3 硬件设计
3.1射频读卡器设计
作为RFID系统的主体，射频读卡器要研究的是如何通过天线向电子标签发送适合标签工作频率的电磁波；如何处理由电子标签通过天线发送回来的电磁信号；如何与PDA（Personal Digital Assistant）通讯。低频系统有读写短距离、成本低的特点，主要有125 kHz和134．2 kHz两种频率，可用于门禁控制、校园卡、动物监管、货物跟踪等。本文设计的读卡器属于低频系统，使用EM4095构成读写电路，利用单片机ATmega88完成Biphase解码.
3.1.1射频读卡器的工作原理
射频读卡器一般分为两个模块：射频模块和控制模块。本文读卡器射频模块采用芯片EM4095；控制模块采用的芯片是ATmega88。工作原理流程图见图4.
EM4095的工作模式是由引脚SHD和MOD的逻辑电平来控制。当SHD引脚为高电平时，EM4095处于休眠模式，电流消耗最小。芯片上电时SHD引脚必须为高电平，以便芯片初始化。SHD为低电平时，电路发射射频载波，开始解调天线接收到的振幅调制(AM)信号，解调的数字信号通过DEMOD— OUT引脚送到微控制器ATmega88，以便进行解码和处理。MOD引脚为高电平时天线驱动阻塞，电磁场关闭；MOD为低电平时天线上会出现没有经过调制的125KHZ的载波；MOD接地时芯片进入只读状态。
EM4095内部集成了锁相环系统，该系统由环滤波、电压控制器和相比较模块组成。通过使用外部电容分压，DEMOD_IN引脚上得到天线的真实高电压。这个信号的相和驱动天线驱动器的信号进行比较。这样锁相环就可以将载波锁定在天线的谐波频率上。可自适应调整天线谐振频率，发射1OO～150 kHz的载波，当谐振频率在一范围内的时候，它就会被锁相环锁定。
接收模块解调的输入信号是天线上的电压信号。DEMOD_IN引脚也可做接收链路的输入信号。DEMOE_IN输入信号的级别应该低于VDD 0.5V,高于VSS 0.5V.通过外部电容分压可以调节输入信号的级别。分压器增加的电容必须通过相对比较小的谐振电容来补偿振幅，调制调节策略是基于“振幅调制同步解调”技术的。接收链路有采样和保持、直流偏置取消、带通滤波和相比较器组成。DEMOD_IN上的直流电压信号通过内部电阻设置在AGND引脚上。AM信号被采样，采样通过VCO时钟进行同步，所有信号直流成分被CDEC电容移除。进一步的滤波把剩下的载波信号、二阶高通滤波器和CDC2带来的高频和低频噪音进一步移除。经过放大好滤波的接收信号传输到异步比较器，比较器的输出被缓存至DEMOD_OUT.
RDY/CLK这个信号为外部微处理器ATmega88提供ANT1上的信号的同步时钟以及EM4095内部状态的信息。ANT1上的同步时钟表示PLL（锁相环）被锁定并且接收链路操作点被设置。当SHD为高电平时，RDY/CLK 引脚被强制为低电平。当SHD上的电平由高转低时，经过时间Tset后，PLL被锁定，接收链路操作点已经建立。这时候，传送到ANT1上的信号同时也传送至RDY/CLK,提示微处理器可以开始观察DEMOD_OUT上的信号和于此同时时钟信号。当MOD为高电平时，ANT驱动器关闭，但此时RDY/CKL引脚上的时钟信号仍然子继续。当SHD引脚上的电平从高到低之后，经过时间Tset后，RDY/CLK引脚的信号被100KΩ的下拉电阻拉低。这样做的原因是为了标签的AM调制低于100%情况下RDY/CLK的扩展功能。这种情况下它被用来做为辅助驱动器。该辅助驱动器在调制时使线圈上保持较低的振幅。
DVDD和DVSS引脚应该分别和VDD以及VSS连接。应该注意到，通过管脚DVDD和DVSS流过的驱动器电流造成的电压降不会引起VDD和VSS上的电压降。在DVSS和DVSDD脚之间应该加一个100nF的电容，使其尽量靠近芯片。这将防止由于天线驱动器引起的电源尖峰。对管脚VSS和VDD进行隔离也是有用的。隔离电容不包含在EM4095的计算表中。所有和管脚DC2/AGND/DMOD_IN相关的电容都应该连接到相同的VSS线上。这条线应该直接和芯片上的管脚VSS相连。该线不能再连接其它元件或者成为DVSS供电的线路的一部分。因为ANT驱动器使用VDD和VSS提供的电源的急不来为天线驱动，所有电源的所有变化和噪音都将毫无保留的直接影响天线的谐振回路。任何将引起天线高压以mV级波动的电源波动都将导致系统性能下降甚至发生故障。特别要注意20KHZ的录波器低频噪音，因为响应器的信号就在这个频率水平上。