VHDL基于FPGA的移相信号发生器设计+Quartus仿真+源程序(2)
1. 方案论证与比较
方案一：采用模拟传统合成法
这种方法可以实现快速频率转换，具有低相位噪声及最高的工作频率，但由于大量的分频、倍频、混频和滤波环节，导致直接频率合成的结构比较复杂、体积很庞大、成本较高、难以集成，而且容易产生较多的杂散分量，难以实现输出频率的稳定性高于10-4的功能，所以该方法的发展受到限制。
方案二：采用锁相环合成方法
锁相环频率合成技术是通过对高稳定度、高精度的标准频率进行加减乘除的运算而产生相同的稳定度以及精确度的大量离散频率的合成技术，可以避免使用很多的滤波器，而且便于集成和实现小型化。但由于锁相环在锁定时需要的时间以及频率的转换时间长，同时由于用模拟传统合成方法合成的波形的各种参数(如幅度、频率、相位等)很难控制，所以该方案对信号的稳定性的控制无法实现。
方案三：采用直接数字频率合成(DDS)技术
采用FPGA的方式，既可采用硬件实现，也可采用软件实现，也就是说按频率要求对相应的相位增加通过累加器进行累加，再把累加相位作为寻址ROM查找表的地址码，取存放于ROM查找表中的波形数据再经D/A转换、滤波即可得所需波形。DDS技术不仅具有相对带宽较宽，频率的转换时间极短(可小于20ms)的优点，而且其频率的分辨率也是很高的；另外，全数字化的结构更加便于集成，输出相位连续，频率、相位和幅度均可实现程控，虽然达不到专用DDS芯片的水平，但信号精度误差非常小完全能够满足对能满足大多数信号源要求。
分析以上三种方案，显然第三种方案有更大的优越性和灵活性，所以本设计采用第三种方案，即基于FPGA的移相信号发生器的设计。
2. DDS原理与FPGA简介
2.1 直接数字频率合成(DDS)
2.1.1 DDS的基本原理
利用采样定理，通过查表法产生波形是DDS的基本原理[1]，对于正弦信号发生器，其输出波形公式表示如下。
(1)
其中，Sout用于表示该发生器输出信号的波形，fout表示该输出信号的频率。上式的表达形式对于时间t是连续的，为了使该表达式能够用数字逻辑方式实现，因此必须对其进行离散化的处理，对基准时钟clk进行抽样，把正弦函数信号的相位θ的表达式写为
(2)
在一个基准时钟周期T，相位θ的变化量Δθ为
(3)
其中fclk指基准时钟clk的频率，把2π看成是“满”相位，为了对Δθ进行数字化，把2π切割成2N份，由此每个基准时钟clk周期的相位的增加量Δθ用BΔθ来表示： ，且 为整数，则
(4)
显然，该信号发生器的输出函数表达式为
(5)
其中θk-1指前一个基准时钟clk周期的相位，同样得出