VHDL基于FPGA的移相信号发生器设计+Quartus仿真+源程序(6)
图8 DAC转换电路
3.4 滤波器模块
由于造成DDS输出噪声的因素不是单方面的，其中不仅包括数字化(相位舍位、幅度量化)所引起的杂散，而且还包括DAC的非线性，系统时钟的不稳定性等方面[10]。所以在FPGA输出波形的外围需要辅加滤波电路，以实现滤去杂波，改善波形的输出。 滤波器的种类有很多钟，但根据其输入和输出信号的形式不同，大致可以分为两类：模拟滤波器和数字滤波器，而模拟滤波器还能够分成无源滤波器和有源滤波器两类。由于滤波器的幅频特性的不同又可分为低通、高通、带通和带阻滤波器。由于有源滤波器通常用在低频环境下且易受到放大器的开环增益小和频带的限制，本文所要设计的低通滤波器的截止频率又为数十兆赫兹，因此本设计中使用无源低通滤波器。
在工程中通常采用一个能够实现的衰减特性以逼近理想特性，从而使衰减的变化范围能够在规定的限度之内。根据相异的逼近原则以及衰减特性来选择频率响应不同的滤波器。通常情况下用的低通滤波器按照它们传递函数的不同分为：切比雪夫滤波器I和II、巴特沃斯滤波器、椭圆滤波器和贝塞尔滤波器。切比雪夫I型是在通带内具有等波纹特性，而在阻带内频率响应是单调下降的且具有更大的衰减特性，截止特性好，但是存在群延迟特性不好的缺点；切比雪夫II滤波器正好与其相反，其在阻带内具有等波纹特性，在通带内频率响应单调下降；巴特沃斯滤波器有最最平滑的幅频响应特性，频率响应是单调下降的，通带内也较平坦，且在截断频率处会有3dB的衰减，但在阻带频率响应的衰减速度缓慢，从通带到阻带的过渡带很宽，因此存在对带外干扰信号的衰减作用很弱的缺点；贝塞尔滤波器在零频率时具有最平坦的群延时，且群延迟在整个通带内都会保持不变，但是其截止特性很差；椭圆型滤波器在通带和阻带内都会有等波纹起伏特性，但比巴特沃斯和切比雪夫滤波器有更陡峭的下降梯度，过渡带陡峭，在相同的性能指标下，椭圆滤波器所需的阶数更低[11-13]。
图9 椭圆滤波器设计电路图
由上述比较可知，椭圆滤波器的性能更好。所以本设计中采用一个二阶椭圆型滤波器。二阶椭圆低通滤波器电路图如图9所示。
3.5 幅度控制模块
该设计中输出波形幅度由DAC0832控制，利用其内部的电阻分压网络，将其作为数控电位器使用(原理见图10)。系统板产生的波形作为DAC0832的参考电压源输入，其输出波形幅度将为V=(N/1024)×Vin，其中N为输入的幅度控制字[14]。
图10 DAC0832幅度控制原理
4. 系统仿真与硬件验证
调试过程主要围绕FPGA+DAC为核心的DDS信号输出和调制模块进行。本文使用的Quartus II是目前流行的EDA设计开发软件，它可根据设计者提供的向量波形文件(.vwf)向量表输出文件(.tbl)、向量文件(.vec)和仿真基准文件(.tbl)格式的波形文件进行仿真。
图11 频率控制字为56H相位控制字为00H时正弦波时序仿真图
如图11所示，该仿真结果是频率控制字为56H相位控制字为00H的数字信号输出，从图可以看出两路信号未出现相位差，为了更容易观察输出结果，在Quartus II中将数字信号输出转化为模拟信号输出。通过选中输出信号、右键点击Display Format 下的Analog Waveform Display 再通过设置幅值就可将数字信号输出转化为模拟信号输出，结果如图12所示。
图12 频率控制字为56H相位控制字为00H的正弦波仿真图
如图11、12所示，该图是在输入频率控制字为56H，相位控制字为00H时的正弦波的时序仿真结果。由图可知，两路输出波形没有差别，因为相位控制字为00H即无相移，移相输出信号相比于参考输出信号没有相位发生变化，在同频的情况下，两路信号输出是一样的。我们只要改变输入频率控制字的大小，就可以输出不同频率的波形。改变频率控制字时，DDS系统输出波形的相位是连续的，而且频率变化的速度很快。