（1）内置标准51内核，机器周期：增强型为6时钟，普通型为12时钟;

（2）工作频率范围：0~40MHZ，相当于普通8051的0~80MHZ;

（3）STC89C51RC对应Flash空间：4KB;

（4）内部存储器（RAM)：512B;

（5）定时器\计数器：3个16位；

（6）通用异步通信口（UART）1个；

（7）中断源:8个；

（8）有ISP(在系统可编程）\IAP(在应用可编程),无需专用编程器\仿真器；

（9）通用I\O口：32\36个；

（10）工作电压：3。8~5。5V；

（11）外形封装：40脚PDIP、44脚PLCC和PQFP等。

（二）STC89C51单片机的引脚说明：

VCC：供电电压。 

GND：接地。 

P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 

P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 

P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 来*自-优=尔,论:文+网www.chuibin.com

P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。 

P3。0 RXD（串行输入口） 

P3。1 TXD（串行输出口） 

P3。2 /INT0（外部中断0） 

P3。3 /INT1（外部中断1） 

P3。4 T0（记时器0外部输入） 

P3。5 T1（记时器1外部输入） 

P3。6 /WR（外部数据存储器写选通） 

P3。7 /RD（外部数据存储器读选通） 

P3口同时为闪烁编程和编程校验接收一些控制信号。 

I/O口作为输入口时有两种工作方式，即所谓的读端口与读引脚。读端口时实际上并不从外部读入数据，而是把端口锁存器的内容读入到内部总线，经过某种运算或变换后再写回到端口锁存器。只有读端口时才真正地把外部的数据读入到内部总线。上面图中的两个三角形表示的就是输入缓冲器CPU将根据不同的指令分别发出读端口或读引脚信号以完成不同的操作。这是由硬件自动完成的，不需要我们操心，1然后再实行读引脚操作，否则就可能读入出错，为什么看上面的图，如果不对端口置1端口锁存器原来的状态有可能为0Q端为0Q^为1加到场效应管栅极的信号为1，该场效应管就导通对地呈现低阻抗，此时即使引脚上输入的信号为1，也会因端口的低阻抗而使信号变低使得外加的1信号读入后不一定是1。若先执行置1操作，则可以使场效应管截止引脚信号直接加到三态缓冲器中实现正确的读入，由于在输入操作时还必须附加一个准备动作，所以这类I/O口被称为准双向口。89C51的P0/P1/P2/P3口作为输入时都是准双向口。