基于FPGA的FIR滤波器设计与实现(2)
在数字信号处理的过程中，毫无疑问数字滤波是该过程中相对重要并且应用广泛的功能之一。数字滤波，即使用数字设备使用某种特定的算法，对初始信号进行处理，滤掉某个频段不需要的信号，从而得到新的信号的这一过程。
FIR(Finite Impulse Response)滤波器，即有限长单位冲激响应滤波器，作为数字信号处理中基础原件之一，它不仅能够在确保任何幅频特性而且拥有线性相频特性，并且它的单位抽样响应是有限长的，所以能够得到FIR滤波器的系统是稳定的系统。FIR滤波器在移动通信、识别图像等领域都有着非常多的应用实例。 FIR算法具有高速，实时等特性，因此对硬件要求较高，早期的FIR算法通常由专用器件实现，随着FPGA的快速发展，其可实现越来越多的高速、实时性算法，因此利用FPGA实现FIR算法，可以大大降低开发成本，提高系统灵活性，具有十分重要的理论意义和工程应用价值。
1.2 研究历史与现状分析
FIR(Finite Impulse Response)滤波器的实现方法可以分为软件实现和硬件实现。
通过软件的实现方法，即使用PC的储存部件、控制部件[1]、运算[1]部件来完成滤波需要进行的计算来编成程序，通常情况我们使用国内外公司及研究机构研发的软件，其推出了不同语言的信号滤波处理软件包。这种方法存在很难实时处理从而处理速度慢的特点。尽管快速傅里叶算法在一定程度上能弥补这一缺陷，但如果要求实时处理仍然会使用极其庞大的资源，所以这种方法在工程领域较少出现。
硬件实现方法，即设计出专门的数字滤波器件。目前通用的硬件实现方法有以下几种：
（1）集成电路方式实现：即使用单片通用数字滤波器集成电路。这种实现方式的优点是使用简单，缺点是基于阶数以及字长的规格很少，较难满足实际需求。尽管理论上可以采用扩展方式来满足需求，但必然也会增加功耗，因而这种方式在实际中很难得到大规模应用。
（2）DSP处理器实现:DSP处理器是专门为了数字信号处理而开发的。DSP处理器具有处理速度快，成本低廉的特点，能够在一个机械周期完成一次乘累加运算，同时有独特的适于处理信号的指令以及循环和倒叙寻址的能力，与数字信号处理中的滤波器设计非常吻合。很长一段时间内DSP处理器都是商用数字处理硬件的市场的最主要选择。
（3）可编程逻辑器件实现：指的是以通过硬件描述语言（VHDL或者Verilog）的编写来进行的电路设计，并且通过一定的布局和综合，快速的烧录至FPGA上进行测试，成为了当前IC设计验证的重要技术。
1.3 论文组织结构
本文以FPGA为载体对FIR滤波器的设计与实现等做了深入研究，重点论述了当代数字信号处理的发展现状和应用范围、数字滤波在数字信号处理技术中的重要地位和相关实现方法，FIR滤波器的相关原理和实现技术，FPGA逻辑设计等，并展示了对该课题的仿真和验证，证明该课题设计的滤波器具有较高性能。
第一章，绪论。首先介绍了本文的研究背景和意义，并且搜集和介绍了研究历史和现状，最后详细说明了本文的主要内容和安排。
第二章，相关技术简介。主要介绍了FIR滤波器的原理，EDA技术和可编程逻辑器件的背景知识，以及FPGA的开发流程
第三章，FIR滤波器的FPGA逻辑实现。首先设定滤波器规格，然后用Verilog语言完成了滤波器的设计并具体阐述了设计的思路和方案。
第四章，系统仿真与测试。在完成设计之后，展示仿真和测试的结果。
第五章，总结与展望。总结了本文的研究成果并结合研究情况提出了可以改进的方向。