基于ATE通用平台的测试适配器的硬件设计(3)
2.1 测试适配器组成框图
测试适配器的复杂测试激励信号产生由FPGA完成，由于本系统采用的是直接数字波形产生技术，实际上可以产生所需的任意波形，这样也可以根据测试需求增加产生的信号种类，仅需要修改FPGA程序就可以实现，整个硬件电路不需任何改变，给测试适配器的功能扩展和升级带来很大方便。通过控制FPGA产生的信号波形数据是否输出给高速DAC来控制激励信号的输出通断，当信号不输出时，FPGA产生的信号波形数据不输出给DAC，当允许信号输出时，FPGA产生的信号波形数据输出给DAC。根据被测单元的测试需求，可能需要不同的激励信号幅度，激励信号幅度控制由衰减量大于40dB的数控衰减器完成，其衰减量控制由通用测试平台输出的6位数字信号实现，为了减小测试适配器对通用测试平台的影响，通用测试平台输出的控制信号通过FPGA缓冲驱动后控制数控衰减器。为了提高DAC的转换性能，其工作时钟由通用测试平台提供的时钟信号经过单端到差分转换、电平适配后提供给DAC。
被测单元需要高速采集的信号，经过输入调理电路完成信号的滤波、单端到差分转换后提供给双路高速ADC。在进行信号采集、存储之前，通用测试平台通过RS-232串行接口发送高速采集的采样频率、采集长度等参数给测试适配器的嵌入式ARM CPU，ARM CPU接收到采集相关的参数后，通过与FPGA的总线接口将参数设置给FPGA，这样通用测试平台就可以启动高速采集、存储操作了。通用测试平台通过1位数字输出产生正脉冲信号启动信号采集，FPGA将高速ADC转换的16位数据存储到FPGA外扩的高速同步突发存储器（SSRAM）中，当采样长度达到通用测试平台设置的采样点数后，FPGA产生中断信号通知ARM CPU可以读取采集数据，CPU读取SSRAM中的采样数据后通过RS-232接口输送给通用测试平台的主控计算机，由主控计算机对采集的信号进行分析、处理。系统扩展1M*36bit的SSRAM存储器，在最高100MSPS的采样速率下，每个通道可以存储10ms的信号波形，可以满足雷达被测单元的测试要求。
2．2 主处理器ARM的选择
对于主处理器ARM的选择，我选用的型号是AT91SAM9G20（如图2.2）
AT91SAM9G20是基于快速ROM和RAM存储器以及各种外设的ARM926EJ-S处理器的集成。此处理器嵌入一个以太网MAC ，一个USB设备端口，以及一个USB主机控制器。它还集成了多种标准外设，如USART ， SPI ， TWI ，定时器计数器，同步串行控制器， ADC和多媒体卡接口。
AT91SAM9G20是architectured在6层矩阵，允许6个32位总线的最大内部带宽。它还具有一个外部总线接口可与多种存储设备接口。
AT91SAM9G20是和AT91SAM9260具有相同外设功能的增强版。它是pin-to -pin与除电源引脚兼容，并且ARM内核的速度提高到400 MHz而的统总线和EBI上的速度提高到133 MHz。
2.2 AT91SAM9G20框图
AT91SAM9G20处理器具有以下特点： 集成了ARM926EJ-S ™ARM ®的Thumb ®处理器，使得DSP指令扩展，使用 ARM的Jazelle ®技术为Java ®加速度，采用32 - K字节数据缓存， 32K字节指令缓存与写缓冲器，嵌入式ICE ™ ，调试通信通道支持，并且CPU的频率高达400兆赫。
附加了嵌入式存储器，其中一个是64字节的内部ROM ，在矩阵的最大速度单周期访问，另外两个为16 - K字节的片内SRAM ，也是在矩阵的最大速度单周期访问。
2．3 主处理器FPGA的选择
对于FPGA的选择，由于所要使用的芯片种类很多，我选用的是Stratix ® III系列。
Stratix ® III系列在市场上提供了最先进的、高性能的、低功耗的体系结构。Stratix III FPGAs的低功耗是通过Altera创新的可编程工号技术实现，这项技术支持器件在需要的时候开始工作并且在不需要使用的时候停止工作。可选内核电压和最新的芯片工艺优化也用来提供业界最低功耗的、高性能的FPGA。