基于ATE通用平台的测试适配器的硬件设计(4)
Stratix III元件包含通过易失和非易失的256位高级加密标准（AES）加密的可选配置的比特流安全保护。在要求超高可靠性的地方，Stratix III元件使用自动错误检测电路来检测数据损坏，这些数据损坏是由随机存取内存设置（CRAM）和用户的存储单元里的软错误导致的。
由于字数限制，这里就只简单介绍Stratix III FPGAs众多功能中的其中四个功能：
1. 逻辑阵列模块和自适应逻辑模块
逻辑阵列模块(LAB)是由被称为自适应逻辑模块(ALM)的基本构建块组成，自适应逻辑模块可以被配置来实现逻辑、算数和寄存器功能。每个逻辑阵列模块由10个自适应逻辑模块、进位链、共享算数链、逻辑阵列模块控制信号、本地互连和寄存器链连接线组成。LAMs是一个独特的、创新的逻辑结构的组成部分，可提供更快的性能，最大限度地减少面积并降低功耗。ALMs将传统的4输入查找表扩展为7个输入，通过减少LEs，逻辑电平以及相关联的路由来提高性能。此外，ALMs使用专用功能最大限度地提高DSP性能，以有效地实现加法树和其他复杂的运算功能。Quartus II编译器将相关的逻辑放入一个LAB或者相邻的其他的LAB，允许使用本地和共享的算数链和寄存器链连接的性能和面积效率。
Stratix III的LAB有一个新的衍生工具，称为内存LAB(或MLAB)，这个衍生工具对LAB来说增加了SRAM的存储能力。MLAB是LAB的一个超集，包括LAB的所有功能。MLABs最多支持320位的简单双端口静态随机存取存储器(SRAM)。一个MLAB中的每一个ALM可以被配置为一个16×2的块，从而产生16×2的简单双端口SRAM块的结构。MLAB和LAB块总是像一对一样并存在所有的Stratix III系列，允许存储器(MLABs)换为多达50%的逻辑器(LABs)。
2. 多轨互连
在Stratix III架构中，ALMs之间的连接、TriMatrix存储器、DSP模块和器件I/O引脚都具有由DirectDrive技术提供的多轨互连结构。多轨互连由跨越固定距离的连续的、性能优越的行和列互连构成。当通过不同的器件密度进行迁移时，一个路由结构具有固定长度的所有设备的资源使得允许可预测和可重复的性能。多轨互连提供1跳连接到34个相邻的LAB、2跳连接96个相邻的LAB和3跳连接到160个相连的LAB。
DirectDrive技术是一个确定性的路由选择技术，这个技术无论放置在设备里的那个位置的功能都能确保相同的路由资源的使用。多轨互连和DirectDrive技术通过消除通常遵循的设计修改和补充的重新优化周期，简化了基于块的设计的整合阶段。Quartus II编译器也自动地将设计的关键路径放置在更快的互连，以此来提高设计性能。
3. TriMatrix嵌入式存储块
TriMatrix嵌入式存储器模块提供三种不同尺寸的嵌入式SRAM来有效地解决Stratix III FPGA的设计需求。TriMatrix存储器包括以下模块：
a) 320位的MLAB优化块，能够实现滤波延迟线、小容量的FIFO缓冲区和移位寄存器
b) 可用于通用存储器应用的9-Kbit的M9K模块
c) 144-Kbit的M114K模块，是理想的处理器代码存储、数据包和视频帧缓冲
通过Quartus II MegaWizardTM插件管理器，每个嵌入式存储器模块都可以独立配置为单或双端口RAM、ROM或者移位寄存器。同一类型的多个模块也可以缝合在一起，以最小的时序损失产生更大的存储器。TriMatrix存储器在高达600MHz的工作频率下提供了多达16272Kbits的嵌入式SRAM。
4．DSP模块
Stratix III器件具有专用的高性能数字处理(DSP)优化模块，以满足DSP应用所需的高数据吞吐量。Stratix III器件为您提供轻松实现各种高性能的DSP功能的能力。复杂的系统，如WiMAX、3GPP WCDMA、CDMA2000、互联网协议语音(VoIP)，H.264视频压缩和高清晰度电视(HDTV)都要求高性能的DSP模块来处理数据。这些系统设计通常使用DSP模块来实现有限脉冲响应(FIR)滤波器、复数FIR滤波器、无限冲激相应(IIR)滤波器、快速傅里叶变换(FFT)功能和离散余弦变换(DCT)的功能。