基于FPGA的数字密码锁设计+电路图(3)
目前，包括Xilinx、Altera、Lattice等的可编程逻辑器件的各大厂商都把自己的主研产品列为下一代65nm集成工艺的FPGA。一次新的技术革命即将在整个可编程逻辑器件产业界中开展。
FPGA的快速发展和广泛应用使得其在电子产业逐渐占据着举足轻重的地位。在科技日新月异的今天，它始终紧握时代脉搏，以自己独特的创新性和广泛的实用性敏锐地诠释着整个电子产业。
1.3 Verilog HDL概述
硬件描述语言（Hardware Description Language,简称HDL）是一种利用文字描述数字电路系统的方法，能够起到和传统的电路原理图描述相同的效果[12]。具体来说，所设计的数字电路是要实现某一功能的，而这就需要通过一个或多个描述文件组成。要实现所要求的系统功能，就得先将这些描述文件按照某种规则进行编写，然后利用EDA完成综合、布局布线等工作，最后转化为实际电路。
数字时代的到来使得汽车、家用电器、通信等这些工业领域对于数字电路系统的复杂度的要求日益提高。虽然微电子行业的飞速发展为实现这种系统的复杂性提供了一定的物理基础，但是传统的“搭建”数字电路的设计方法存在一定的局限性和落后性，这在一定程度上阻碍了这种复杂性的实现。为了解决这一问题，硬件设计语言就应运而生。使用HDL设计数字电路的过程，与使用高级语言设计软件的过程有异曲同工之妙。这种新型的设计方法也逐渐取代了原始的设计方法，使得设计百万门的大规模数字电路再也不是遥不可及的梦想。
迄今为止，世界上出现了大约上百种硬件描述语言。然而，目前为广大工程师所广泛使用的是VHDL和Verilog HDL两种硬件描述语言。
Verilog HDL一种硬件描述语言，可以从算法级、门级到开关级的多种抽象设计层次上对数字系统的建模。Verilog HDL可以描述设计的行为特性、数据流特性、结构组成以及包含响应监控和设计验证方面的时延和波形产生机制[13]。此外，Verilog HDL还提供了编程语言接口，这给用户带来了极大的方便。在模拟和验证期间，用户可以通过该接口从外部访问设计，包括模拟的具体控制和运行。Verilog HDL不只是单单定义了语法，对于每个语法结构，它都定义了清晰的模拟和仿真语义。正是因为这些，这种语言编写的模型能够在Verilog HDL仿真器中进行下载。
Verilog HDL是由Phil Moorby于1983年在tomated Intergrated Design Systems(后来更名为Gateway Design Automation )公司首创的，起初它的出现只是为了仿真的需要，并没有打算将其用于综合。后来，Verilog-X 仿真器由Phil Moorby设计成功，并因此成为了Cadence公司的第一个合作伙伴，同时，也使得公司加快成长。但是，最终其被收购。
在20世纪90年代，迫于市场压力，Candence公司将Verilog HDL公布于世。相继而来，OVI（Open Verilog International）组织（即现在的Accellera）成立，负责管理Verilog HDL。这进一步促进了Verilog HDL的发展，Verilog HDL市场迅速发展。
1993年，IEEE成立了专门的工作组制定Verilog HDL的标准，两年之后，就发布了第一个Verilog HDL的标准，即IEEE1364—1995。后来，设计人员在使用这个版本的Verilog的过程中发现了不足之处。为了解决这些在使用过程中显现出来的一系列问题，人们对Verilog进行了修正和扩展，后来这部分内容再次被提交给电气电子工程师学会，扩展后的版本成为了1364-2001标准，即通常所说的Verilog-2001。它对前者做出了一写重大改进，具备一些新的实用功能，例如敏感列表、命名端口连接、生成语句块、多文数组等等，使得它的实用性大大提高，受到更为广泛的使用。
下一篇：宽带圆极化微带天线设计+文献综述