基于DSP数字相机图像采集接口设计+FPGA连接图(2)
图3 FPGA端的连接3 38
1 绪论
1.1 课题背景
本课题来源于数字相机——高速信号采集处理板项目，是图像数据采集的一部分。
图像的采集流程一般是这样的，多通道视频/图像输入->A/D模拟转换->视频/图像信号存储->等待下一步处理，然而由于大数据数字图像的表示需要大量的数据，例如1024*1024像素的图像，帧率为250，那么采集传输速率就要达到262MB/S，这对传输接口的采集速度就提出了非常高的要求。
DSP（数字信号处理器）是一种特别适合于进行数字信号处理的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。DSP芯片的高速发展，使得DSP芯片已经在信号处理、通信、雷达等许多领域得到广泛的应用，当然也包括在图像/图形方面的应用，比如二文和三文图像的处理、图像压缩与传输等。
本课题主要研究基于DSP的EMIF接口的图像数据传输方式，芯片采用TI公司出品的TMS320C6455BCTZA，图像数据采集速率理论可以达到800MB/S。
1.2 国内外研究现状
1.3 本课题所要研究的内容
本课题是数字相机图像采集过程的一部分，主要负责将经过FPGA处理的图像数据采集到DSP的内部存储器中，等待下一步的算法处理。本课题所做的主要内容如下：
（1） 按DSP接口EMIF的特点要求，选择系统设计方案；
（2） 按DSP接口EMIF要求设计DSP和FPGA的硬件连接电路，编写DSP数据采集软件；
（3） 利用CCS3.3仿真设计的系统；
（4） 给出实现所设计的系统实物，并测试验证设计结果的正确性。
2 数字相机图像采集及处理系统总体方案
2.1 系统总体方案选择
随着大规模可编程器件的发展，采用DSP+ASIC结构的图像处理系统正逐步得到重视，并在各个方面都显示出了它的优越性，比如它的功耗低，可靠性高，处理速度快等。
现场可编程门阵列（FPGA）是在专用ASIC的基础上发展而来的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA内部含有丰富的可编程逻辑资源，同时具有很强的逻辑以及时序控制能力，能够很好地实现高速实时图像处理系统外围逻辑的构造功能。
DSP+FPGA结构最大的特点是结构分明，数据处理速度快，算法效率高，特别适合于图像实时信号处理。
所以本课题选用的是DSP+FPGA的结构。一方面，前端采集的大数据图像表示需要大量的数据，可以通过FPGA进行硬件算法处理，减小传输量；另一方面，图像数据的后期处理算法较为复杂，而DSP的超强数据处理能力和超高的CPU频率，完全满足系统实时高速的要求。
2.2 DSP芯片选型
DSP芯片近几年硬件结构发展迅速，型号也大量增加。选型时考虑到可参考的学习资料、芯片的使用度、开发软件以及芯片本身的性能，本课题选用TI公司的TMS320系列芯片。
TI公司出品的芯片已经从第二代发展到了第吹冰代，并还在不断的更新完善中。通常新一代产品的功能是兼容前一代产品的功能的，所以本课题选择最新的C6000系列。再考虑到定点芯片和浮点芯片的选择，相对来说，定点DSP具有以下优点，运算精度高，动态范围大，单指令周期短，结构简单，功耗低，体积小，价格低，并且外围接口电路比浮点DSP多，优先选择定点DSP。最后考虑本课题图像表示的数据量很大，同时要求高速传输，所以选择EMIF接口数据宽度最大（64位）的C6455。
TMS320C6455BCTZA芯片是单片处理能力很强的定点DSP。在本课题中主要看重其以下特点：
上一篇：基于扫描法的非球面轮廓测试研究