雷达测距信号的RAM实现+源代码(4)
OUT域用来选择PLL输出频率范围。
MUL域为PLL乘数，该参数取值范围为0到2047.若MUL置为0，PLL将关闭，否则PLL输出。输出频率为PLL输入频率与(MUL+1)的乘积。
PLLCOUNT域给出在CKGR_PLLR写入后PMC_SR寄存器LOCK位置位前慢时钟周期数。
USBDIV域用来控制附加分频器，分别对PLL输出频率1分频，2分频，4分频，来产生USB时钟。
一旦CKGR_PLLR寄存器写入，用户必须等待PMC_SR寄存器的LOCK位置位。
4. 选择主机时钟与处理器时钟：
主机时钟与处理器时钟是通过PMC_MCKR寄存器配置的。
CSS域用来选择主机时钟分频源，默认的源为慢时钟。
PRES域用来控制主机时钟预分频器，用户可选择不同的值(1、2、4、8、16、32、64)。主机输出为预分频输入被PRES分频后的值。PRES默认值为1，表示主机时钟等于慢时钟。
一旦PMC_MCKR寄存器写入，用户必须等待PMC_SR寄存器中的MCKRDY位置位。PMC_MCKR中所有参数可在单写操作中完成。若CSS或PRES修改，MCKRDY位将变低，表示主机时钟与处理器时钟未就绪，用户在使用主机与处理器时钟前必须等到MCKRDY位重新置位。
5. 可编程时钟选择：
可编程时钟通过PMC_SCER、PMC_SCDR及PMC_SCSR寄存器进行控制。
可编程时钟可通过PMC_SCER或PMC_SCDR寄存器来使能或禁用，根据系统需要，对3个可编程时钟进行使能或禁用。PMC_SCSR寄存器显示哪个可编程时钟使能。默认情况下可编程时钟全部禁用。
PMC_PCKx寄存器用来配置可编程时钟。
CSS域用来选择可编程时钟分频源。有三个可选时钟：主时钟，慢时钟，PLL时钟。默认情况下选择慢时钟。
PRES域用来控制可编程时钟预分频器。它可在不同值间进行选择(1、2、4、8、16、32、64)。可编程时钟输出为预分频输入被PRES分频后的值。PRES默认值为1，表示主机时钟等于慢时钟。
一旦PMC_PCKx寄存器写入，相应的可编程时钟必须使能且用户必须等待 PMC_SR寄存器中的PCKRDYx位置位。 PMC_PCKx中所有参数编程可在单写操作中完成。
若CSS与PRES参数被修改，必须先禁用相应的可编程时钟，然后才能修改参数。一旦将可编程时钟禁用，用户必须重新使能可编程时钟并等待PCKRDYx位置位。
6. 使能外设时钟：
一旦完成前面所有的步骤，可通过PMC_PCER或PMC_PCDR寄存器对外设时钟进行使能或禁用。根据系统需要对9个外设时钟进行使能或禁用。PMC_PCSR显示哪个外设时钟使能。
2.3 定时器/计数器设计（TC）
定时器/计数器（TC）包括三个想同的16位定时器/计数器通道。每个通道尅独立编程并且驱动可编程内部中断信号来产生处理中断，以完成不同的功能，包括：平率测量、时间计数、间隔测量、脉冲产生、延时及脉宽调制。
每个通道有三个外部时钟输入，五个内部时钟输入和两个可由用户配置的多功能输入/输出信号。五个内部时钟自主时钟分频产生，这5个内部时钟分配见表1。
表1 定时器/计数器内部时钟分配
TC时钟输入 时钟
TIMER_CLOCK1 MCK/2
TIMER_CLOCK2 MCK/8
TIMER_CLOCK3 MCK/32
TIMER_CLOCK4 MCK/128
TIMER_CLOCK5 MCK/1024
定时器/计数器有两个作用于这三个TC通道的全局寄存器。块控制寄存器允许使用同样的指令同时启动三个通道。块模式寄存器为每个通道定义外部时钟输入，允许将他们链接。
2.4 模数转换器（ADC）
ADC是基于连续近似寄存器（SAR）的10位模数转换器（ADC）。它还集成了一个8到1的模拟多路复用器，可实现八条模拟线的模数转换。转换由0V到ADVREF。
上一篇：高速公路裂缝检测算法研究