基于FPGA的数字频谱分析仪设计和实现(2)
2.3.4.3 Nios II IDE简介 11
2.3.4.4 ModelSim简介 12
2.4 频谱分析仪的总体结构 12
2.5 开发板DE2介绍 13
3. 系统设计流程 13
4. 频谱分析仪的硬件设计 15
4.1 FFT控制器的设计 15
4.2 FFT_IP核 15
4.2.1 FFT算法原理 15
4.2.2 FFT_IP核的使用 18
4.2.2.1 FFT_IP核介绍 18
4.2.2.2 FFT_IP核的生成 19
4.2.2.3 FFT_IP核的仿真输出 21
4.3 求模运算 21
4.3.1 电路设计 21
4.3.2 仿真波形 22
4.4 硬件资源使用情况 22
5. 频谱分析仪的软件设计 23
5.1 建立设计所需要的基本SOPC模块 23
5.2 集成Nios II系统到Quartus II系统 25
5.3 软件程序流程图 27
5.4 软件代码 27
6. 结论与总结 30
6.1 数据分析 30
6.1.1 matlab 仿真结果 30
6.1.2 仿真结果 30
6.1.3 显示结果 31
6.1.3 结果比较 32
6.2 设计过程中出现的问题以及解决 33
6.2.1 fft处理前的时序问题 33
6.2.2 FFT_IP核的使用问题 33
6.3 展望 34
结 论 35
致 谢 36
参考文献 37
1. 绪论
1.1 频谱分析仪的现状及意义
频谱分析是从事各种电子产品研发、生产、检验的重要工具，高分辨率、宽频带数字频谱分析的方法和实现一直是该领域的研究热点。现代频谱分析仪是基于现代数字信号处理理论的频谱分析仪，信号经过前置预处理、抗混叠滤波、A／D变换、数字频谱分析等环节而得到信号中的频率分量，达到与传统频谱分析仪同样的结果。现代的数字频谱分析仪，在实现方式上主要有基于计算机处理准实时频谱分析（或称为软件频谱分析）、基于通用DSP处理器(比如TI或AD公司器件)的实时频谱分析和基于专用FFT处理芯片(ASIC)的频谱分析系统。前者由于采用软件处理，故实时性很差（数据先采样、存储后处理），且系统成本很高；不适合于工程实际。对于通用处理器实现的分析系统，虽然在实时性上远远高于前者，尽管乘加运算采用硬件实现（乘加器数量有限），系统采用流水线方式，但数据本身的组织及处理过程（顺序工作方式）使其在高速场合，往往需多片并行应用，同时系统的编程难度较大。对于后者，通过选用不同的器件，可满足高速实时的要求，但成本很高。所以设计一种既能够满足实时性要求又能够降低成本的频谱分析仪刻不容缓。事实上，要得到高的处理速度，FFT的实现和系统的结构是关键。
1.2 基本概念介绍
Altera公司Nios II软核概念的提出及SOPC软硬件综合解决方案，使得嵌入式系统的硬件电路更加简单、有效，易于理解；软件设计变得轻松，移植性更强。与传统的采用基于微处理器的软件设计或者采用ASIC/FPGA的硬件实现相比，SOPC的软硬件协同设计方法完全不同，它可根据应用系统的不同需求，适当地划分软硬件的功能，以求得最佳的性能价格比；另外，SOPC技术使开发者在软硬件系统的综合与构建方面可以充分发挥自己的创造性和想像力，对系统进行优化。下面对论文所要涉及的嵌入式系统、SOC、SOPC、Nios II、IP核等几个基本概念作简要介绍。
上一篇：毫米波波导功率合成器的设计与仿真