基于FPGA的数字频谱分析仪设计和实现(4)
通常IP分为三类，即软IP、固IP和硬IP，也称为软核(Soft Core)，固核（Firm Core）和硬核(Hard Core)。
硬核的电路布局和工艺是固定的，不能更改。硬核已完成了全部的前端和后段设计，灵活性最小。IP模块提供给用户的是封装好的行为模型，用户能从外部测试硬核的性能，但无法得到厂家真正的电路设计；软核包括逻辑描述和不能物理实现的测试文档。与硬核相比软核有更大的灵活性，用户能把用硬件描述语言设计的软核修改为自己所需要的设计，综合到选定的生产工艺上，并通过布局布线实现具体的电路；固核是一种介于软核和固核之间的IP，通常以带有工艺信息的门级网表的形式提供。固核既不是独立的，也不是固定的，它可以根据用户的要求进行修改，使它适用于某种可实现的工艺过程。固核允许用户重新确定关键的性能参数。从完成IP模块的代价来看，硬核IP代价最高；从IP灵活性软核IP的可重复使用性最好。
1.3 课题背景与研究内容
Altera公司开发的Nios II是基于SOPC技术的32位嵌入式处理器软核。与同类型产品相比，NisosII更能体现SOPC技术思想，其作为一种新技术，在国外己经有了广泛的应用，但是在国内使用Nios II处理器的嵌入式设计和开发还是处于起步阶段，对于Nios II应用开发和研究还有大量工作需要我们去做。
因此，本课题从新技术学习应用和实验开发的角度入手，通过 Cyclone II为核心芯片的DE2硬件平台来实现基于FFT的频谱分析仪设计。
1.4 论文的组织和安排
针对论文和设计工作，本文包括以下几章内容：
第一章介绍了频谱分析仪的现状及意义，SOPC技术的概括及发展，本文的结构；
第二章介绍了频谱分析仪的总体方案；
第三章介绍基本开发流程；
第四章介绍了频谱分析仪的硬件设计；
第五章介绍了频谱分析仪的软件设计；
第吹冰章对本课题的研究进行了总结，特别是对所遇到的问题进行了全面的总结，并对课题未来可以改善的方向进行了展望。
2. 总体方案
2.1 频谱分析仪的性能指标
1）频率分辨率及测量频率：
设频率分辨率为 ，采样频率为 , 采样的点数为N ，则 。设被测量信号的频率为 ，根据抽样定理当抽样频率 时，抽样后的信号就包含原连续的全部信息。为了提高运算的精度，充分展现FPGA的数据处理优势，取512个点进行处理。
2）处理速度：
系统工作主频为50M时，输入数据传输速度是V=20ns／8BIT数据，那么做一次FFT处理需要的时间V*N。就这样来算，作一次512点处理约10us,这样的速度已经能够满足高速处理的要求。
2.2 频谱分析仪的总体方案的确定
频谱分析仪的核心是FFT算法，而FFT算法的FPGA实现有两种途径，下面对这几种方法进行比较：
2.2.1 方案一
将FFT设计为硬件模块，用硬件进行FFT的加速，在 FFT 算法的研究中，一直以来以减少浮点运算（乘法和加法）次数为核心。在实际应用中，由于算法及其实现之间存在的相互影响，各算法之间计算复杂性的差别并没有大到足以使算法效率和实现质量之间产生很大差异。实际上，存储器存取次数和硬件中的数据开销与乘法运算同样的重要，在实现 FFT 处理器时，不能只考虑乘法次数，也必须同时考虑加法和数据传递次数。因此，FFT 算法的选择必须考虑到结构的复杂性和实现的难易程度，即考虑是否容易求逆 FFT、同址运算、算法的规则性、量化噪声和并行性等因素。在硬件实现中，不仅仅是算法运算量，更重要的是算法的复杂性、规整性和模块化。控制简单，实现规整的算法，在硬件系统实现中要优于仅仅是运算量上占优的算法。FFT 算法有四种典型的硬件结构：递归结构、级联结构、并行结构和阵列结构，每种结构都各有千秋。用硬件进行FFT，还要进行相关单元的设计，例如蝶形单元、复乘单元、求模模块等等。硬件FFT运算，可以使得系统的速度很快，但对系统资源的占用量是相当大的，成本很高，集成度差，比较适合开发大规模的对实时性要求较高的产品。
上一篇：毫米波波导功率合成器的设计与仿真