基于blackfin DSP视频字符叠加的实现(8)
图3.12 BF561官方评估板实物外观
图3.13字符叠加电路实物照片
4 基于ADSP的视频字符叠加器的软件设计
4．1 引言
在本章节中，将主要讨论Visual DSP++的开发环境，学习了相关的软件设计，学习了相关硬件的寄存器设置，包括输入输出模块的设计和测试，SDRAM的读写，字符叠加模块程序的设计等。本章我们将详细讨论视频输入输出模块程序、FLASH读写模块设置和字符叠加程序。
4．2 软件开发流程
Visual DSP++是一套使用方便的管理系统，它是各种用于开发DSP应用和DSP工程管理的工具组合。其主要结构包括：
1) 集成了Visual DSP++内核的集成编译和调试环境（IDDE）
2) 带实时运行库的C/C++优化编译器。
3) 汇编器和链接器。
4) 仿真软件和程序例程。
5) DSP工程开发步骤。
一个典型的工程包括模拟、评估和仿真几个阶段。
模拟：在硬件工程师开发新的硬件（例如移动电话、计算机）是软件开发人员首在软件模拟器上开始程序开发。模拟器模拟系统内存和I/O，使得开发人员可以部分地观察目标系统硬件的状况，在没有真正的DSP硬件支持下也可以编译、编辑和调试DSP程序。
评估：利用KZ－KIT Lite评估系统（评估板），可以在工程初期的设计阶段决定采用何种型号的DSP更适合工程的需要。KZ－KIT通过串行或并行电缆来和PC通信，使用户可以观察DSP的运行。
仿真：一旦硬件设计完成，可以通过一个JTAG硬件仿真器直接将应用程序移植到真正的DSP板上。