ATF55143低噪声放大器的设计+电路原理图(2)
1. 研究现状及存在的问题
近几年来，射频集成电路(RF IC)的应用和研发取到了飞速的发展，CMOS射频集成电路的研究已经成为该研发领域的研究热点。低噪声放大器是射频接收机能否正常工作以及发挥效能的一个关键，决定着接收机系统的整体噪声系数和各项性能指标。在CMOS射频接收前端中，低噪声放大器的功耗大约占据了前端总功耗的一半左右，而且低功耗和低噪声是一对矛盾，因此在设计时需要权衡考虑这两方面。
射频集成电路必要的元器件中就有电感以及电容，虽然它们早已能在片上大量集成，但是由于不完善，所以仍然不能完全满足射频电路的各种需要。CMOS射频集成电路一直面临的关键问题是无法获得拥有高品质因数(Q)的无源器件。片上电感高品质因数Q值与电感的面积成比例关系，所以在电感面积受到限制的情况下，大幅提高高品质因数Q值仍然存在一定的难度。
随着特征尺寸的逐渐缩小，MOS晶体管的最大截止频率不断得到提高，因此可以比较容易地实现工作频率高的射频集成电路而且可以改善LNA电路中的各种性能指标。但是，随着特征尺寸的缩小，其他方面的问题也接踵而至，比如，随着栅长的不断缩小，沟道的电场场强也在不断增强，漏端电流噪声逐渐变大等等。所以这些问题也必须认真考虑、解决。
2. 射频电路噪声理论和线性度分析
评价一个射频系统的性能好坏，有两个很重要的指标，一个是噪声系数，另一个是非线性失真。在此将会以大量的篇幅来论述经典噪声理论。
2.1 噪声理论
低噪声放大器是接收通道的第一级设备，它的噪声特性会直接明显的影响整个系统的总噪声特性。其一，噪声是低噪声放大器设计研究中主要考虑的因素；其二，从整个系统层面上来说，CMOS器件的噪声特性比双极型器件(Bipolar)和GaAs器件的噪声特性差一些，所以在CMOS低噪声放大器的设计中，噪声性能的优化更是整个放大器设计的重点和难点[1]。目前，随着先进的纳米CMOS工艺应用在各种射频芯片设计当中，MESFET的高频噪声模型显的越来越重要，因此在这里将会结合本文所采用的工艺对RFIC中MOS管的高频噪声模型进行分析总结。
2.1.1 噪声的表示方法
噪声是一种随机变量，它来自于射频电路系统中各个元器件。对于任一随机过程，不可能用某一确定的时间函数来具体的描述这一变量的参数。但是，这一变量却遵循某一确定的统计规律，能够利用其自身的概率分布特点来充分地描述其特性和变化规律。一般采用噪声电压或噪声电流的平均值、方差、功率普密度这几个变量参数来描述。
有噪系统的噪声性能可以用噪声系数的值来衡量。噪声系数被定义为系统输入信噪功率比 与输出信噪功率比 的比值：
(1)
噪声系数一般常用分贝数表示：
(2)
由以上公式可以看出，噪声系数表明了信号通过放大系统后，系统内部噪声对信噪比造成恶化的程度。如果系统是无噪系统，无论系统的增益有多大，输入信号的噪声都只是同样被放大，但是没有添加任何其他噪声，因此输入输出的信噪比不变，相应的噪声系数为1。但是有噪系统的噪声系数都大于1。
上一篇：活性污泥吸附有机络合铜的研究
下一篇：VB地铁自动售票机系统设计及模拟