图2.1 积分分频器框图

图2.2 积分分频器示例

如图2.2所示，要用积分器实现分频系数为3/5的小数分频的话，只需要在5KHZ的前三个周期输出5KHZ信号，后两个周期输出0即可。

该种分频方法首先需要先把分频倍数转换为两整数的比值，在使用中，对分频倍数要求比较严格，灵活性受到一定的限制。

2.2 累加器分频源[自[吹冰``论`文]网·www.chuibin.com/

在DDS技术中经常采用相位累加器来进行频率控制，对于频率不变的输入基准时钟，可采用对相位累加器置不同的累加步长来得到不同的寻址速率。从中得到启示，可采用累加器进行小数分频，如图2.3所示：

 图2.3 累加器分频器框图

累加器由加法器与并行数据寄存器组成，频率控制字经数据转换模块转换为累加器的累加步长，将并行数据寄存器的高位作为时钟输出。设输入时钟频率为Fin，相位累加器的位数为N，则输出频率的分辨率(当送入的频率控制字K为1时)为Fout=Fin/2 。于是，当累加器位数最够高时，最小输出频率（频率分辨率）可接近零频。实际设计中，可根据分频倍数的要求来选择累加器的位数。若设频率控制字为K，则Fout=K*Fin/2 。文献综述

该分频方法对频率为2的幂的输入时钟的分频效果比较好，而且输出时钟有一定的抖动，但还是可以应用于一些特殊场合。

2.3 双模前置分频方法

双模前置小数分频器电路主要是由两个整数分频器、一个选择器和一个控制逻辑电路组成。其中，两个整数分频比分别为M和M+1，控制电路交替选择M分频器或M+1分频器的时钟输出。它的具体过程是：先选择让M分频器输出N1个脉冲后，接着选择让M+1分频器输出N2个脉冲，然后再选择让M分频器输出N1个脉冲