电压控制LC振荡器的设计+仿真图+流程图+源程序(2)
1.2 方案比较与论证
根据设计基本要求，并考虑实现发挥部分功能，系统总体设计框图如图1。
图1 系统总体框图
1.2.1 振荡电路
LC振荡器的输出频率由电感L与电容C的值决定，通过改变L或C可以改变振荡频率，利用变容二极管可以构成压控振荡电路，改变加在其PN结上的反向电压可以调节其容量，从而实现电压控制LC振荡。
应采用集成压控振荡器电路，如图2所示，选用芯片MC1648，其工作电压是5V，工作频率可从1.0MHz~150MHz，需要外接一个并行LC槽路，用变容二极管MV209，可以实现扩展频率范围，另外，MC1648内部有放大电路和自动的增益控制，可以实现输出的频率稳幅，射极随器有隔离作用，可减小负载对振荡器工作状态影响。该电路外围元器件较少，调试方便，因此选用该方案。
图2 压控振电路
1.2.2 锁相环频率合成方案
为了实现输出频率步进以及输出频率有高度的稳定性，可以采用锁相环频率合成技术，其频率步进可以选择，频率稳定度与参考晶振的稳定度较好，达到10-5。利用锁相环，使振荡器(VCO)的输出频率锁定在所需的频率上，从而产生稳定的VCO控制电压，这样大大提高了控制信号的稳定性。
方案一：模拟锁相环路法，通过环式减法降频，将VCO频率降低，与参考的频率可以进行鉴相。优点是：可以得到任意小频率间隔；鉴相器的工作频率较低，频率变化范围不广，比较好做，带内带外噪声与锁定时间容易处理。不需要昂贵的晶体滤波器，频率的稳定度与参考晶振频率稳定度相同。缺点是分辨率提高是要通过增加循环次数来实现的，电路超小型化和集成化比较复杂[2]。
方案二：数字锁相环路法，如图3所示，应用数字逻辑的电路把 VCO的频率减少到鉴相器的参考频率上，应用的是除法降频。此法克服了方案一的缺点，还能与FPGA结合，利用灵活方便的数字电路，做成数控可变分频，得到任意的频率，且便于集成化，大大简化电路连线，缩短电路制作时间，降低整机体积。因此，根据本课题设计要求，方案一比较适用，更方便了本设计电路的制作和调试。
图3 数字锁相环频率合成原理
1.2.3 控制电路设计方案
系统的控制电路完成输出频率控制，显示控制，键盘控制等。
方案一：采用单片机控制，灵活方便，能较大限度的开发其资源，价格低廉，但由于该系统需要完成的控制功能较多，使得编程复杂，且需要用到多片单片机，从而会增加系统的复杂性。
方案二：采用FPGA(现场可编程逻辑门阵列)作为系统控制核心。由于FPGA具有强大资源，使用方便灵活，易于进行功能的扩展，结合EDA(电子设计自动化) 后，可以达到很高的效率。系统多个部件如频率测量电路，键盘控制电路等都可以集成到一块芯片上，大大减小了系统体积，并且提高了系统的稳定性。因此采用方案二。
1.2.4 频率测量方案
方案一：采用专用的频率测量芯片，如用INTERSIL公司的ICM7216B，只需少量的元件就能构成高精度的数字频率计，并且该芯片可以直接驱动8个数码管进行动态扫描显示。但该芯片价格昂贵，且本系统对芯片的资源利用较少[1,3]。
方案二：频率计可以用数字逻辑电路构成，因此可采用FPGA制作数字频率计，但由于系统的输出频率高达几十兆赫兹，可能会超过FPGA的正常工作频率，直接用FPGA进行测量会造成较大误差或者不稳定。因此在测频前先使用前置预分频器MC12022将待测频率降低，再送FGPA测量，该方案省去了昂贵的测频芯片，开发利用了FPGA的资源，使得系统集成度高，体积小。