单片机控制FPGA的高速数字采集系统的设计(5)
（5）丰富的布线资源
布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、长度、宽度和分布位置的不同而划分为4类不同的类别。第一类是全局布线资源，用于芯片内部全局时钟和全局复位/置位的布线；第二类是长线资源，用以完成芯片 Bank间的高速信号和第二全局时钟信号的布线；第三类是短线资源，用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源，用于专有时钟、复位等控制信号线。
在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上讲，布线资源的使用方法和设计的结果有密切、直接的关系。
（6）底层内嵌功能单元
内嵌功能模块主要指DLL（Delay Locked Loop）、PLL（Phase Locked Loop）、DSP和CPU等软处理核（Soft Core）。现在越来越丰富的内嵌功能单元，使得单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐步向SOC平台过渡。
DLL和PLL具有类似的功能，可以完成时钟高精度、低抖动的倍频和分频，以及占空比调整和移相等功能。Xilinx公司生产的芯片上集成了 DLL，Altera公司的芯片集成了PLL，Lattice公司的新型芯片上同时集成了PLL和DLL。PLL 和DLL可以通过IP核生成的工具方便地进行管理和配置。DLL的结构如图1-5所示。
（7）内嵌专用硬核
内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（Hard Core），等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。例如：为了提高FPGA的乘法速度，主流的FPGA 中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的FPGA内部都集成了串并收发器（SERDES），可以达到数十Gbps的收发速度。[4,5]
系统所用的EP2C8是Altera低成本Cyclone系列的第二代产品，Cyclone II FPGA的成本比第一代Cyclone 器件低30%，逻辑容量大3倍多。Cyclone II器件采用TSMC经验证的90nm低K绝缘材料工艺技术，是业界成本最低的FPGA。Cyclone II通过使用新型的架构,缩小裸片尺寸，在保证成本优势的前提下提供了更高的集成度和性能。Cyclone II系列FPGA整体特性Cyclone II器件容量有4608-68416个逻辑单元，还具有新的增强特性，包括多达1.1Mbit的嵌入存储器、多达150个嵌入18×18乘法器、锁相环、支持外部存储器接口及差分和单端I/O标准。Cyclone II系列的主要特点：高效率的芯片结构支持从4608LE到68416LE的集成度。高效率的芯片结构支持从4608LE到68416LE的集成度。包含内部嵌入式乘法器，支持DSP运算。先进的I/O，支持PCI,DDR,DDR2等多种接口。全局时钟管理及嵌入式锁相环。支持Altera IP Core 及Nios II 嵌入式处理器。
2.3.2 FPGA的设计步骤
FPGA的设计能力很大程度上决定了系统能够达到的设计指标,而在现在电路系统中FPGA往往被用于通信系统的中枢，负责了大量的数据采集和前期处理和控制工作，FPGA的设计能力也就直接决定了系统的效率，FPGA作为系统的中间级主芯片承担着承前启后的重大任务，成为系统设计的关键。
FPGA的设计其实是一个非常复杂严密的过程，特别是对高速实时系统来说，FPGA的设计需要一个科学合理的设计流程，它开始于系统设计的初期，有极强的针对性和严密性“以前刀耕火种”的设计方法已经不能适用于高速系统中的FPGA设计，代码设计已近变得基础功，而更重要的部分在于仿真和时序分析，科学的FPGA设计方法大体分为一下几个步骤：[6]
上一篇：智能小区安防系统设计+文献综述
下一篇：C++基于图像的道路分割技术