通过上面两个式子比较，可以明显看出上式产生的波形相比下式产生的波形来说要好许多。甚至其中它们所产生的最高频率也是上式比下式要高出很多倍。不足之处是该设计中要输出的波形，其中它所对应得要输出的最高的频率必然也要受到式：最小采样周期=1000000/最小采样点数==31250Hz      （5）

限制。所以通过运用更高速的D/A转换器可得更高频率的波形[3]。这样的具体的硬件电路图如3示。在设计系统时，将系统中设有8个独立的按键，作为输入的部分。只有这样才能按照设计者的想法通过按键加以控制。其中有SW1-SW8,SW1是用来对系统进行复位，SW2是用来选择要输出的波形是三角波、正弦波、方波中的那一种，SW3是用来对系统的幅度进行递减调整，SW4是用来对系统的幅度进行递增调整，SW5是用来对系统的频率进行递减调整，SW6是用来对系统的频率进行递增调整，SW7是用来对系统的幅值进行递减调整，SW8是用来对系统的幅值进行递增调整，具体的电路连接如图3示：来;自]优Y尔E论L文W网www.chuibin.com +QQ752018766-

3。3。2 系统时钟电路

要使系统能够正常的运行，必须要给系统提供一定的时钟信号，这是由系统的时钟电路能够完成的。在本设计中是用具有50MHZ的晶振产生来使FPGA运行[3]。具体电路图如4所示。在系统运行后存在一些干扰的高档次的谐波，因而在设计时特意的添加了C5，这个电容为高频旁路电容，此外还起到了整形时钟。CLK1是使时钟能够正常运行的时钟输入信号。