VHDL基于FPGA的数字频率计设计+源代码+仿真图(6)
5. 结束语
本文介绍了数字频率计的研究意义和现状，介绍数字频率计测频原理，最后利用等精度测频原理，运用VHDL编程，基于FPGA芯片设计了一个数字式等精度频率计，该频率计的测频范围为0-100MHz，利用QUARTUS Ⅱ集成开发环境编写程序进行编辑、综合、波形仿真。通过严格的测试后，该数字频率计能够较准确地测量方波、正弦波、三角波、锯齿波等各种常用的信号频率，达到了设计的要求。本设计的不足之处在于由于系统原因依然存在一定的误差，下一步的努力方向应该是尽量减小误差，尽可能提高测量精度。
上一篇：基于OPNET的局域网研究与仿真