信号发生器的FPGA设计与实现+仿真图(4)
频率分辨率由公式（8）计算能够得到0.02Hz的高分辨率，DDS的分辨率在相位累加器的位数N足够大时，即N=32时，理论上可以获得相应的分辨精度，这是传统方法难以实现的。
3.3 系统设计
系统采用Altera公司生产的FPGA器件Cyclone III系列芯片EP3C5E144C8， Cyclone III系列比前一代产品每逻辑单元成本降低20%，FPGA器件能够提供丰富的逻辑资源和存储器，功耗很低。在可编程逻辑发展史中，Cyclone III FPGA比其他低成本FPGA系列能够实现更多的应用[8]。系统设计原理框图如图4所示。
图4 系统设计原理框图
该系统由FPGA芯片、D/A电路、低通滤波、显示、按键等组成。该系统的工作原理是：通过键盘输入数据，显示选择的波形参数和频率信息，再将所要生成的波形参数和频率信息的数据送入FPGA芯片工作，此芯片能够完成DDS数据调整的功能。将信号的数据信息送入D/A转换器中，完成了波形的输出。
4. 系统硬件电路设计
基于FPGA实现DDS功能，核心在于FPGA的设计能够实现逻辑功能，对波形存储器查找表后得到想要的信号，再由数模转换器转换为模拟波形，最后经低通滤波得到所需的波形。
4.1 FPGA主控芯片
使用FPGA器件设计数字电路，不仅可以简化设计过程，而且还可以降低整个系统的体积和成本，增加系统的可靠性。无需花费传统意义下制造集成电路所需大量时间和精力。其主要优点有：增大功能密集度、设计灵活、较高的可靠性、设计周期缩短等。
本设计选用的芯片的是Cyclone III系列器件。它是Altera公司的一款功耗低、性价比高的FPGA器件。该器件具有最多200K逻辑单元、8Mb存储器，而静态功耗不到0.25W。它属于高性能FPGA平台，在硬件、软件和知识产权（IP）层面上实现了一系列的安全特性。可以保护设计者的IP不被篡改。这些器件还可以通过分离特性，在一个芯片中实现多种功能，从而减小了实际应用的体积、重量和功耗。Cyclone III器件里面存在大量的LAB，多个LAB排列起来构成LAB阵列，从而构成了Cyclone III FPGA丰富的编程资源。器件所含的嵌入式存储器可以实现的功能有RAM、ROM、移位寄存器等。本设计中需要调用定制LPM-ROM模块，所以芯片选用Cyclone系列的器件。在Cyclone III FPGA中含有2~4个独立的嵌入式锁相环PLL，时钟可通过内建的锁相环进行倍频，可以用来调整时钟信号的频率、相位和波形，使较慢的外部时钟在FPGA内部也能驱动高速电路[9]。
4.2 D/A转换电路
信号处理后的结果往往要转换为实际的模拟量，以便实现对被控对象的控制，这种将数字量转换为模拟量的过程称为D/A转换。数模转换器的作用是将数字形式的波形转换成所要求合成频率的模拟形式波形。DAC有电压型和电流型两种输出，其输出的信号并不能真正连续可变，而是以其绝对分辨率为最小单位，所以DAC的输出实际上是一个阶梯形的模拟信号。
DAC是本模块的核心器件，它的转换速度等特性直接影响着整个系统的性能。DAC器件的选择应从分辨率、转换速度、量化误差和线性度等几个方面考虑。因为本系统的工作频率较高，所以首先应选用高速DAC。其次是考虑分辨率和量化误差问题，增大DAC的位数可减小量化误差，从而提高分辨率。所以，本设计采用的DAC器件是德州仪器公司生产的高速低功耗、10位分辨率的DAC芯片THS5651[10]。其输出方式有两种：单极性输出和双极性输出。单极性电压和双极性电压输出方式的电压极性分别是单一和可变的。前者的分辨率要比后者的高出一倍，所以本系统使用单极性输出。THS5651的连接电路图如图5所示。