基于AT91RM9200的控制电路设计+文献综述(3)
根据系统的硬件组成，整个控制系统需要的电源如下：
①AT91RM9200需要两种电压：数字3.3V和数字1.8V。
②FPGA需五种电压：数字3.3V、模拟2.5V、数字2.5V、数字1.2V和模拟1.2V。
③RTL8919AS需要数字5V的电压。
④ADS7961、REF5025需要模拟5V电压。
⑤DM9161E需要数字3.3V和模拟3.3V。
⑥其余芯片都是数字3.3V供电。
5V从插针引入，通过滤波网络将数字5V和模拟5V分开。3.3V由数字5V通过芯片TPS75733转换得到。2.5V由数字5V通过芯片LT1764转换得到。数字1.8V由2.5V通过芯片NCP5662DS18R4G转换得到。1.2V由2.5V通过芯片NCP5662DS12R4G转换得到。模拟3.3V和数字3.3V、模拟2.5V和数字2.5V、模拟1.2V和数字1.2V都通过滤波网络隔开。
2.1.1 JTAG调试电路设计
调试和测试接口不是系统运行所必须的，但是现在系统越来越强调可测试性，所以调试、测试接口设计也就显得十分重要了。AT91RM9200有一个内置JTAG调试接口，通过这个接口可以控制芯片的运行并得到内部信息。不过在正式产品中不需要这部分电路。
JTAG (Joint Test Ation Group)，联合测试行动小组)是一种国际标准测试协议，主要用于芯片内部测试及对系统进行仿真及调试。现在多数的高级器件都支持JTAG协议,如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、TCK、TDI、TDO,分别为模式选择、时钟、数据输入和数据输出线。 相关JTAG引脚的定义为：TCK为测试时钟输入；TDI为测试数据输入，数据通过TDI引脚输入JTAG接口；TDO为测试数据输
图2.2 JTAG调试模块电路图
出，数据通过TDO引脚从JTAG接口输出；TMS为测试模式选择，TMS用来设置JTAG接口处于某种特定的测试模式；TRST为测试复位，输入引脚，低电平有效。GND TI还定义了一种叫SBW-JTAG的接口，用来在引脚较少的芯片上通过最少的引脚实现JTAG接口，它只有两条线，SBWTCK，SBWTDIO。实际使用时一般通过四条线连接，VCC，SBWTCK，SBWTDIO，GND，这样就可以很方便的实现连接，又不会占用大量引脚。
JTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门JTAG接口的连接有两种标准，即14针接口和20针接口,本系统中采用标准的20针接口方式，其接口如图2.2所示。
2.1.2 存储电路设计
(1) AT91RM9200寻址空间分配
AT91RM9200寻址空间如图2.3所示，其中0x00000000～0x0FFFFFFF为片内存储空间；0x10000000～0x10FFFFFF分给NORFLASH；0x20000000～0x2003FFFF分给SDRAM；0x30000000～0x3000001E分给RTL8019AS；0x40000000～0x4000FFFF分给FPGA；0xF0000000～0xFFFFFFFF为片内外设寄存器地址空间。
图2.3 AT91RM9200寻址空间
AT91RM9200片内存储空间如图2.4所示。其中内部存储器域0取决于BMS引脚状态。如果BMS=1，启动后内部存储器域0为内部ROM；如果BMS=0，启动后内部存储器域0为NORFLASH。如果执行地址重映射，那么地址重映射后，内部存器域0为内部SRAM。
图2.4 AT91RM9200片内存储空间
(2) SDRAM
AT91RM9200只有16 K字节片上SRAM，而系统运行时需要比16 K字节更大的内存，因此在实际的硬件设计中，需要外扩存储空间。RAM通常分为SRAM和SDRAM两种。
SRAM(Static Random Access Memory)，即静态随机存取存储器，它的特点是：体积大、容量小、价格贵、耗电量大，但是速度很快，控制起来要简单的多，不必进行定时刷新操作,行列地址也是独立的。SRAM在加电情况下，不需要刷新，只要不掉电，数据不会丢失。
SDRAM(Synchronous Dynamic Random Access Memory),即同步动态随机存取存储器，工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准，存储阵列需要不断的刷新来保证数据不丢失。SDRAM的特点是：体积小、容量大、相对价格便宜、存取的速度相对较慢、耗电量小、控制起来相对复杂、需要定时进行刷新操作。SDRAM一般都是行列地址复用的，数据可以自由指定地址进行数据读写。