基于AT91RM9200的控制电路设计+文献综述(6)
另外，RTL8019AS还需要接一个网络变压器再与RJ45接口相连。本系统采用的网络变压器为H1102。
2.1.6 串行接口电路设计
串行接口，即串口，也称串行通信接口，按电气标准及协议来分包括RS-232-C、RS-422、RS485、USB等。RS-232-C、RS-422与RS-485标准只对接口的电气特性做出规定，不涉及接插件、电缆或协议。本系统采用的是目前最常用的RS-232-C，也称标准串口。它是在1970年由美国电子工业协会（EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准，它的全名是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”。传统的RS-232-C接口标准有22根线，采用标准25芯D型插头座。后来的PC上使用简化了的9芯D型插座。本系统采就采用9芯D型插座。
图2.10 串口1电路
串口按位发送和接收字节。尽管比按字节的并行通信慢，但是串口可以在使用一根线发送数据的同时用另一根线接收数据。它很简单并且能够实现远距离通信。通信使用3根线完成：地线、发送线、接收线。由于串口通信是异步的，端口能够在一根线上发送数据同时在另一根线上接收数据。其他线用于握手，但是不是必须的。
AT91RM9200内部有4个串口控制器，其中串口1为全功能串口，支持Xmodem协议，可以实现程序的下载。RS232C标准所定义的高、低电平信号与AT91RM9200系统的LVTTL电路所定义的高、低电平信号完全不同：LVTTL的标准逻辑“1”对应2V～3.3V电平，标准逻辑“0”对应0V～0.4V电平，而RS232C标准采用负逻辑方式，标准逻辑“1”对应-5V～-15V电平，标准逻辑“0”对应+5V～+15V电平。因此，需要实现两者间信号的转换。
本系统采用了AT91RM9200的三个串口：串口0、串口1和串口3。MAX3243ECAI实现串口1的电平转换，如图2.10所示。MAX3232CSE实现串口0和串口3的电平转换，如图2.11所示。
图2.11 串口0和串口3电路
2.1.7 时钟电路与复位电路设计
（1）时钟电路
AT91RM9200包含下面7种时钟：
①慢时钟(SLCK)，系统内唯一不变的时钟，频率为32.768 kHz。
②主机时钟(MCK)，编程范围从几百Hz到器件最大工作频率。它有利于模块的长期运行，如AIC及存储控制器。
③处理器时钟。
④外设时钟，典型频率为MCK频率，提供给内置外设(USART、SSC、SPI、TWI、
TC、MCI 等)并独立可控。
⑤UDP时钟(UDPCK)，典型频率为48 MHz，用于USB器件端口工作。
⑥UHP时钟(UHPCK)，典型频率为48 MHz，用于USB主机端口工作。
⑦可编程时钟输出(PCK0 到PCK3)可从时钟发生器提供的时钟中选择，并在PCK0 到PCK3引脚上驱动。
AT91RM9200时钟发生器内置慢时钟振荡器、主振荡器、两个PLL及分频器模块。从硬件设计上看，AT91RM9200需要外接两个晶体。如图2.12所示，与慢时钟振荡器对应的脚XTAL32_IN、XTAL32_OUT之间接32.768KHz的晶体，作为AT91RM9200的慢时钟。与主振荡器对应的脚XTAL_IN、XTAL_OUT之间接18.432MHz的晶体，作为AT91RM9200正常工作的各种时钟源。VDD_PLL是慢时钟振荡器、主振荡器的电源。
图2.12 晶体电路
外部晶体的振荡频率最高只有18.432MHz， 但是AT91RM9200处理器时钟通过编程可达180MHz，这是因为AT91RM9200内部有两个锁相环，称为PLLA和PLLB，与两个锁相环对应的管脚为PLLRCA和PLLRCB。锁相外围电路设计如图2.13所示。
图2.13 锁相外围电路
（2）复位电路
AT91RM9200的nRST管脚提供系统复位功能。要使得AT91RM9200复位，nRST管脚上的低电平至少要文持90微秒。DM9161E、28F128J3也需要复位信号，复位信号的低电平文持的时间较AT91RM9200要短。