基于AT91RM9200的控制电路设计+文献综述(5)
AT91RM9200的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及 PCS，其中SPICLK是整个SPI总线的公用时钟， MOSI是主机的输出、从机的输入，MISO 是主机的输入、从机的输出，PCS是从机的标志管脚。在互相通信的两个SPI总线的器件，PCS管脚的电平低的是从机，PCS管脚的电平高的是主机。AD采样模块电路如图2.7所示。
图2.7 AD采样模块电路
2.1.4 集成网口电路设计
AT91RM9200内嵌一个以太网控制器，在本设计中，使用DAVICOM公司生产的以太网控制芯片DM9161作为 AT91RM9200与以太网连接的物理层接口芯片。DM9161是一款低功耗，高性能的CMOS芯片，支持10和100M以太网传输，主要完成对网络数据的接收解码和对数据帧编码发送。它完全兼容IEEE802.3u l0Base-T/l00Base-Tx标准，同时兼容ANSI X3T12 TP-P如1995标准；支持MII和RMII两种接口模式，方便与AT91RM9200互连。DM916l采用0.35um CMOS技术，3.3V单电源供电，48脚LQFP小封装设计。
图2.8 DM916l与AT91RM9200连接电路
DM916l与AT91RM9200硬件连接如图2。8所示。AT91RM9200与DM9161采用RMII接口方式互连，RMII的目的是用缩减的引脚数来代替IEEE 802.3u MII。它使用2位进行发送(ETX0与ETX1，对应PA9与PA10)，2位进行接收(ERX0与ERX1，对应PA12与PA13)。有一个发送使能(ETXEN对应PA8)，一个接收错误(ERXER对应PA14)，一个数据有效(ECRSD对应PA11)，以及一个在100Mb/s数据传输速率下，需要50MHz的参考时钟(ETXCK对应PA7)。DM9161的状态中断输出脚(MDINTR)连接在AT91RM9200的PC4上，状态中断输出脚需要外接2.2K电阻上拉，当状态发生改变时，比如连接、传输速率、状态中断输出脚由高电平变为低电平。AT91RM9200的PA15和PA16与DM9161的MDC和MDIO相连接，其中MDC是管理数据时钟脚，最大时钟速率为2.5MHz：MDIO是管理数据I/0引脚，通过MDC和MDIO可以控制和管理DM9161，可以获得物理层芯片的状态信息和错误信息等。
另外，DM9161还需要接一个网络变压器再与RJ45接口相连。本系统采用的网络变压器为H1102。
2.1.5 扩展网口电路设计
根据系统的设计要求，还需要扩展一个网口。本设计中AT91RM9200通过总线和RTL8019AS构成另外一个网口。RTL8019AS是一种全双工即插即用的以太网控制器，它在一块芯片上集成了RTL8019内核和一个16KB的SRAM存储器。RTL8019AS主要特性有：高性价比、高度集成；符合Ethernet II与IEEE802.3标准；全双工，收发可同时达到10Mbit/s的速度，降低对主处理器的速度要求；支持8/16位数据总线；8个中断申请线以及16个I/O口基地址选择；支持UTP、AUI、BNC自动检测，还支持对10Base-T拓扑结构的自动极性修正；允许4个诊断LED引脚可编程输出；与NE2000兼容，软件移植性好，接口简单，不用转换芯片，价格便宜。
RTL8019AS与 AT91RM9200通过总线相连，其内置了10Base-T收发器，通过适配器由RJ45接口输出。RTL8019AS有三种配置方式：即插即用方式、跳线方式、串行Flash配置方式。考虑到拔插较少，为了系统精简，这里采用跳线模式，即将RTL8019AS的脚接到高电平。
图2.9 RTL8019AS电路
RTL8019AS其1/O地址由引脚85(IOS3)、84(IOS 2)、82(IOS 1)和81(IOS0)决定。本设计中，IOS3 IOS2 IOS1 IOS0=0100，即IO基址为0x2000；其中断申请由引脚80(IRQS2)、79(IRQS1)和78(IRQ0)决定，本设计中IRQS2 IRQS1 IRQS0=000，即中断请求线为INT1。如图2.9所示， RTL8019AS采用INT1中断连接到AT91RM9200的IRQ3中断，片选AEN引脚接处理器的nCS3，使用16位数据总线，处理器与RTL8019AS的地址线连接时，将AT91RM9200的A1引脚与RTL8019AS芯片的SA0数据线引脚相连。即RTL8019AS的地址线与AT91RM9200的地址线不是一一对应的，而是偏移了一位。