基于FPGA的数字存储示波器设计+原理图+流程图(3)
2.FPGA的开发过程简介
2.1 FPGA的开发过程与应用
随着现场可编程逻辑器件的集成度越来越高，还有不断出现的嵌入功能、I/O标准、高级时钟管理的支持，让现场可编程逻辑器变得更加广泛。
2.2 FPGA的发展历程及现状
随着Xilinx公司生产了世界上的第一片FPGA(现场可编程逻辑芯片)，FPGA已经发展了几十年。从开始的一千多门，发展到90年代的几十万门，到十一世纪又逐步生产了几千万门的FPGA芯片[7]。FPGA的特点是适用性强，使用灵活，特别有助于复杂逻辑的设计，有利于电子系统小型化，并且其开发投入少、开发周期短、芯片价格不断降低，促使ASIC的市场越来越多地被FPGA取代了。
2.3 FPGA开发流程
FPGA的开发流程有以下几个步骤：
(1)设计输入，设计输入主要包括原理图输入、波形图输入、状态图输入和某种硬件描述语言，比如说是VHDL、Verilog的源程序。它是利用这些输入去描述一个电路的功能[8]。
(2)功能仿真，功能仿真就是利用相关仿真工具对相关电路进行功能级别仿真，即对你的输入设计的逻辑功能进行相关的模拟测试。在功能上面来了解电路是否能够达到预期要求。这里的功能仿真纯粹是模拟性质的，不会设计的任何具体器件的硬件特性。
(3)综合，综合就是行为或者功能层次表达的电子系统转换成低层次门级电路的网衰。
(4)布局布线：映射设计到目标工艺里指定位置；指定的布线资源应被使用；由于PLD市场目前只剩下Altera，Xilinx，Lattice，Actel，QuickLogic，Atmel吹冰家公司，其中前5家为专业PLD公司，并且前3家几乎占有了90％的市场份额，而我们一般使用Altera，Xilinx公司的PLD居多，所以典型布局和布线的工具为Altera公司的Quartus II和 Maxplus II、Xilinx公司的ISE和Foudation；Maxplus II和Foudation分别为Altera公司和Xilinx公司的第一代产品，所以布局布线一般使用Quartus II和ISE。
(5)时序验证，就是要使得时序仿真过程中，一般借助布局布线工具自带的时序分析工具，也可以使用Synopsys公司的PrimeTime软件和Mentor Graphics公司的Tau timing analysis软件。建立和保持时间要符合相关的制约，能够使数据被正确的传输，让仿真既包括门延时又包括线延时信息，能够更好地反映芯片的实际工作情况。
(6)生成SOF文件，调试器可以把SOF文件下载到系统中间去。其他的FPGA设计流程步骤基本上可以由相关工具来完成，所以只要自己设置好相关参数，不要进行太多的人为干预。而验证需要用户花费大量时间来完成。
FPGA设计的具体流程如图3所示。
图3 FPGA设计流程图
3.整体设计方案
3.1 数字存储示波器的设计
系统的设计方案主要有两大部分：硬件设计和软件设计。下面主要介绍示波器系统整体的设计流程，系统的整体性能指标和最终方案的确定[9]。
3.2 系统整体设计框图
在开始设计系统的时候，首先要编写整个系统的方案。要详细的了解如何实现整个系统。方案确定完成之后，还要设计这个系统的具体性能参数指标。再然后根据相关的性能指标选择相关的元器件，最后再进行软硬件设计。一般情况下硬件与软件开发都是同时进行。这样就可以在完成系统的软件与硬件之后，分别对软件与硬件进行调试，分别调试完后，就可以进行系统的集成。再之后进行整个系统的测试[10]。
图4给出了系统的整体设计框图。
图4 系统的整体设计框图
3.3 整个系统的性能指标
想到国内同类的示波器的性能指标与在具体电路中实现整个系统的难易程度。所以将数字存储示波器的带宽标定在100MHZ左右，并从成本等方面考虑，整个示波器系统只做了一个通道，并且采用比较容易在市场上买到的和相对便宜的芯片。本设计完成了整个系统的硬件设计与部分驱动程序的编写。并且调试了硬件电路，调试的结果达到了起初所想要实现的指标[11]。
上一篇：ARM音视频采集与回放系统的设计