基于FPGA的可调参数FIR滤波器系统设计(5)
汉宁窗 -31 4 3.1 -44
海明窗 -41 4 3.3 -53
布拉克曼窗 -57 6 5.5 -74
凯塞窗
(β=7.865) -57 _ 5 -80
一般希望窗函数满足两项要求：
(1)窗谱主瓣尽可能地窄，以获得较陡的过渡带；
(2)尽量减少窗谱的最大旁瓣的相对幅度，也就是能量尽量集中于主瓣，这样使肩峰和波纹减小，就可增大阻带的衰减。
但是这两项要求是不能同时得到满足的，往往是增加主瓣宽度以换取对旁瓣的抑制。因而选用不同形状的窗函数都是为了得到平坦的通带幅度响应和较小的阻带波纹（也就是加大阻带衰减)。因而所选用的窗函数，其频谱旁瓣电平要较小，而主瓣就会加宽。
2．2 有限字长效应
由理论设计出的理想数字滤波器的系数和运算(如加法和乘法)都是用无限精度的数来表示的。但是应用硬件实现时，数字滤波器所采用的滤波系数、输入和输出序列，以及运算过程中的结果，都是用有限长的二进制数来表示的，这样就带来了许多误差，一定程度上使系统处理结果偏离原来的设计效果。
用有限字长的二进制数表示数字系统时的三种误差源：
(1)系统中各系数的量化误差：
(2)输入模拟信号的量化误差：
(3)运算过程误差，如溢出、舍入及误差累积等。
由于有限精度运算而造成的量化误差都是固有的，引入何种误差取决于使用的实现算法[22]。
2．3 本章小结
本章首先介绍了数字滤波器的基本原理以及与模拟滤波器相比的优势，然后介绍了FIR滤波器的基本结构和窗函数设计法。最后从实际工程设计出发介绍了有限字长效应。
3 可调参数FIR滤波系统硬件设计
现在对基于FPGA的FIR滤波器的研究普遍存在的问题是不能根据被滤波信号特点动态调整滤波器的滤波系数，只能完成单一特性的滤波工作，从而不能发挥数字滤波器灵活可调的技术优势。针对此问题，本设计利用FPGA并行结构、运算速度快的特点和USB2.0接口高速可靠的特性，设计了一个FPGA+USB2.0+计算机的FIR数字滤波系统，将FPGA的快速性和机算机的灵活性通过USB2.0总线有机地结合起来，结构框图如图3-1所示。一方面，计算机将计算得到的配置参数通过USB2.0总线下传至FPGA，以实现不同窗口、不同截止频率的FIR滤波器。另一方面，数字信号输入到FPGA器件中，在FPGA器件中进行FIR滤波，滤波后的数据通过USB2.0总线传输至计算机。
图3-1 滤波系统硬件结构
3．1 FPGA模块设计
1985年，Xilinx公司推出了第一片FPGA器件，至今FPGA器件已经历了二十多年的发展。近年来国际著名厂商Altera公司、Xilinx公司陆续推出了数百万门的单片FPGA芯片，将FPGA器件的集成度提高到了一个新的水平。FPGA的集成度很高，器件密度从数万系统门到数千万系统门不等，可以完成极其复杂的时序和组合逻辑电路功能，适用于高速、高密度的高端数字逻辑电路设计领域。自上世纪九十年代以来，FPGA在我国开始广泛流行。
FPGA通常包含二类可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程I/O块完成芯片上逻辑与外部封装脚的接口，常围绕着阵列于芯片四周；可编程内部互连包括各种长度的线段和编程连接开关，它们将各个可编程逻辑块或I/O块连接起来，构成特定功能的电路。不同厂家生产的FPGA在可编程逻辑块的规模、内部互连线的结构和采用的可编程元件上存在较大的差异。目前Xilinx公司和Altera公司的FPGA器件市场占有率较高。