基于FPGA的可调参数FIR滤波器系统设计(7)
图3-3 电压转换模块图3-4 电压转换电路
3.1.3 FPGA的配置模式
配置又称为加载或下载，是对FPGA的内容进行编程的一个过程。在FPGA内部，有许多可编程的多路器、逻辑、互连线接点和RAM初始化内容等，都需要配置数据来控制。目前Altera公司所提供的FPGA配置下载方式主要有二种。
(1)AS(Active Serial，主动方式)：FPGA处于主动地位，由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列如EPCS1，EPCS4配置器件专供AS模式，目前只支持Cyclone系列。使用Altera串行配置器件来完成。配置数据由DATAO引脚送入FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。
(2)PS(Passive Serial，被动方式)：FPGA处于被动地位，由外部计算机或控制器控制配置过程，智能主机可能是一个微控制器(MCU)， Altera的配置芯片、PC机，甚至是一片CPLD。通过加强型配置器件(EPC16 ，EPC8，EPC4)等配置器件来完成。
(3)JTAG方式：JTAG接口是一个业界标准，主要用于芯片测试等功能。它使用IEEE Std 1149.1联合边界扫描接口引脚，可以使用Altera下载电缆或主控器来完成。
本系统中采用了两种配置方式，即AS方式和JTAG方式，设计中AS配置模式如图3-5所示，JTAG口电路如图3-6所示。
在编程过程中，首先用JTAG方式下载程序调试，程序调试无误后，再用AS模式把程序固化到配置芯片EPCS4中。EPCS4串行FPGA配置芯片容量是EPCS1的4倍以上，完全满足设计要求。而且这样有一个明显的优点就是在AS模式不能下载的时候，可以利用QuartusII自带的工具生成JTAG模式下的.jic文件来验证配置芯片是否已经损坏。Cyclone在下载配置的时候，JTAG下载方式对应.sof文件， AS下载方式对应.pof文件。
3．2 USB接口模块设计
USB接口因其应用价格低、兼容性好、支持热插拔、即插即用、节省系统资源和使用灵活等优点，应用范围越来越广。在USB2.0推出以后，高达480Mbps的传输速度已能符合目前计算机与外围传输的要求，在成本优势与合理效能下，采用USB2.0接口向计算机传输数据是未来发展的趋势[30，31]。
3.2.1 USB芯片选型
Cypress公司的EZ-USB FX2是世界上第一个集成USB2.0协议的微处理器，它支持12Mb/s的全速传输和480Mb/s高速传输，可使用4种USB传输方式：控制传输、中断传输、批量传输和同步传输；完全适用于USB2.0，并向下兼容USB1.l。EZ-USB FX2的前身是EZ-USB，其芯片固件也是存储在主机上而不是在芯片内部，显著特点是代码升级容易。
本设计中选用的USB2.0接口芯片是Cypress公司的EZ-USB FX2系列CY7C68013A。芯片结构如图3-7所示。主要包括USB2.0收发器、串行接口引擎(SIE)，增强型8051， 8.5KB的RAM，4KB的FIFO存储器、I/0口、数据总线、地址总线和通用可编程接口(GPIF)。EZ-USB FX2拥有一个独特的结构，串行接口引擎(SIE)负责完成诸如串行数据的编解码、差错控制、位填充等与USB 协议有关的功能，它将嵌入式MCU（增强型8051)解放出来，简化了固件代码的开发。
图3-7 EZ-USB FX2系列芯片的结构
3.2.2 EZ-USB FX2 结构特点
3.2.2.1 量子FIFO
EZ-USB FX2提供了一种独特架构，使USB接口与外围电路直接共享FIFO存储器，如图3-8所示。增强型8051可不参与数据传输，可通过FIFO或RAM的方式访问所传输的数据。另外，这些FIFOs与USB之间的传输是以数据包的形式实现的，而不是一次只传输1字节。该处理结构被称为“量子FIFO"，较好地解决了USB高速模式下的带宽问题。